[理工] 請問MIPS 有幾種Data dependence?

看板Grad-ProbAsk作者 (その血の運命~Jo~Jo~)時間7年前 (2019/01/06 21:41), 編輯推噓7(7017)
留言24則, 6人參與, 7年前最新討論串1/1
如題,我們所知的data dependence如下 RAW WAR WAW 三種 張凡在課堂上有說,MIPS沒有WAR跟WAW 來跟大家討論是真的嗎? 剛剛發現105中央計組的解答, 發現沒有把WAW(I2,I4)算進去... https://i.imgur.com/ppm4io5.jpg
-- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.170.57.106 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1546782077.A.6A8.html

01/06 21:45, 7年前 , 1F
(2,4)應該算RAW吧?
01/06 21:45, 1F

01/06 22:03, 7年前 , 2F
他是說真正的true dependency是RAW吧
01/06 22:03, 2F

01/06 22:40, 7年前 , 3F
這題在張凡題庫班答案是a欸 詳解有把WAW算進去
01/06 22:40, 3F

01/06 22:42, 7年前 , 4F
你的圖片也是張凡題庫班嗎?我的是今年的版本 答案怎麼不
01/06 22:42, 4F

01/06 22:42, 7年前 , 5F
一樣@@
01/06 22:42, 5F

01/06 22:48, 7年前 , 6F
其實我也想問dependency到底要不要把WAW WAR算進去
01/06 22:48, 6F

01/06 23:19, 7年前 , 7F
(2,4)應該也有WAW
01/06 23:19, 7F

01/06 23:19, 7年前 , 8F
沒錯是說False dependence...所以才好奇要不要算
01/06 23:19, 8F

01/06 23:19, 7年前 , 9F
所以老師改答案了...應該是前幾年的版本
01/06 23:19, 9F

01/07 01:09, 7年前 , 10F
MIPS的register read只會發生在stage2
01/07 01:09, 10F

01/07 01:09, 7年前 , 11F
register write只會發生在stage5
01/07 01:09, 11F

01/07 01:09, 7年前 , 12F
所有指令都是5個stage
01/07 01:09, 12F

01/07 01:09, 7年前 , 13F
所以只會有RAW
01/07 01:09, 13F

01/07 01:12, 7年前 , 14F
i2的write after i2的read
01/07 01:12, 14F

01/07 01:13, 7年前 , 15F
i2的read after i1的read
01/07 01:13, 15F

01/07 01:13, 7年前 , 16F
所以WAR不可能
01/07 01:13, 16F

01/07 01:13, 7年前 , 17F
i2的write after i1的write
01/07 01:13, 17F

01/07 01:13, 7年前 , 18F
所以WAW不可能
01/07 01:13, 18F

01/07 02:11, 7年前 , 19F
應該是標準mips下hazard 只會發生在raw的情況下 但是如果
01/07 02:11, 19F

01/07 02:11, 7年前 , 20F
把pipeline 切更多段 那可能waw 或war都會有hazard 至於d
01/07 02:11, 20F

01/07 02:11, 7年前 , 21F
ependcy 要看題目敘述 雖然3種全算的題型比較多
01/07 02:11, 21F

01/07 13:40, 7年前 , 22F
但是如果不用標準5 stages去思考的話根本沒有標準答案
01/07 13:40, 22F

01/07 13:40, 7年前 , 23F
架構不同答案也不同,任何數字都有可能的
01/07 13:40, 23F

01/08 00:34, 7年前 , 24F
感謝各位大大
01/08 00:34, 24F
文章代碼(AID): #1SCWLzQe (Grad-ProbAsk)