[理工] 計組 資料路徑與控制

看板Grad-ProbAsk作者 (水能載舟亦能洗澡)時間8年前 (2017/08/09 16:21), 8年前編輯推噓4(4推 0噓 13→)
留言17則, 3人參與, 最新討論串2/2 (看更多)
http://i.imgur.com/ZNX0yR1.jpg
想請問各位大大 為什麼lw指令不用算到ALUsrc的時間 http://i.imgur.com/KZ8SImS.jpg
還有這題的第三為什麼不是Regdst 而是ALUOp ALUSrc為crtical 請各位大大解惑 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.247.164.112 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1502266874.A.D62.html ※ 編輯: wsp50317 (27.247.164.112), 08/09/2017 16:57:03
推
08/09 17:57, , 1F
第一題沒拍題目不知道是講哪種機器
08/09 17:57, 1F
→
08/09 17:57, , 2F
single cyle的確不用算 因爲registerfile的時間應該會
08/09 17:57, 2F
→
08/09 17:57, , 3F
比sign extended比較長第二題參考#1OAQ7UIP
08/09 17:57, 3F
→
08/09 21:06, , 4F
不好意思 第一題我沒有聽懂@@ 以第二題的解答來說 為什
08/09 21:06, 4F
→
08/09 21:06, , 5F
麼有些指令的ALUSrc要算 有些則不用 如果會用到ALU 那
08/09 21:06, 5F
→
08/09 21:06, , 6F
麼這個MUX應該是一定會經過的吧？
08/09 21:06, 6F
→
08/09 21:07, , 7F
還有這題是single cycle沒錯 謝謝大大
08/09 21:07, 7F
推
08/09 22:18, , 8F
你去看電路圖 看ALU的兩個運算元
08/09 22:18, 8F
→
08/09 22:18, , 9F
哪個比較快對哪個比較慢對就知道了
08/09 22:18, 9F
→
08/09 22:19, , 10F
而且Mux的時間也不該是在ALU和D-memory之間
08/09 22:19, 10F
→
08/09 22:19, , 11F
那邊沒有multiplexer
08/09 22:19, 11F
→
08/09 22:22, , 12F
lw會有三條datapath 最慢那一條才是critical path
08/09 22:22, 12F
→
08/09 23:20, , 13F
想通了！ 謝謝大大
08/09 23:20, 13F
→
08/09 23:53, , 14F
看到有人貼我之前的文還真是懷念XDD
08/09 23:53, 14F
推
08/10 00:01, , 15F
這題知道signal 的必須產生時間 與路徑的delay time
08/10 00:01, 15F
→
08/10 00:01, , 16F
是不同的就好
08/10 00:01, 16F
推
08/10 00:22, , 17F
哈 ken大竟然出來了 其實我之前也問過一模一樣的問題
08/10 00:22, 17F
‣ 更多 wsp50317 的文章
文章代碼(AID): #1PYiNwrY (Grad-ProbAsk)
‣ 更多 wsp50317 的文章
文章代碼(AID): #1PYiNwrY (Grad-ProbAsk)