[理工] 計組 component latency

看板Grad-ProbAsk作者 (還很新)時間9年前 (2016/12/17 16:57), 編輯推噓6(6推 0噓 11→)
留言17則, 5人參與, 最新討論串1/1
http://i.imgur.com/1zRqk2q.jpg
如果題目只有stage的主要單元我算的出來，但是那個path，我沒辦法區分什麼時候得把m ux給算進去 比較特別的是R type在ALU前面的MUX要算進去，LW卻不用？ 第二點是選擇目的暫存器的那個Mux(IM跟Reg中間)那個為什麼都沒算進去，因為同時有做 其他工嗎 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.137.122.253 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1481965057.A.639.html
推
12/17 17:39, , 1F
去翻整個圖 lw過ALU之後先進MEM在到MUX
12/17 17:39, 1F
→
12/17 17:39, , 2F
R-type是過ALU後 繞過MEM直接到MUX 兩個MUX是同一個
12/17 17:39, 2F
推
12/17 17:41, , 3F
原來是問 前面的ALU我回錯了
12/17 17:41, 3F
推
12/17 17:48, , 4F
lw會經過MUX再到ALU是從下面那條經過SE的路徑去走
12/17 17:48, 4F
→
12/17 17:48, , 5F
而那條並不是longest path 所以沒算
12/17 17:48, 5F
推
12/17 17:52, , 6F
reg出來那條也會進MUX吧 我也想不懂
12/17 17:52, 6F
推
12/17 17:58, , 7F
區分要不要把mux算進去:檢查他有沒有在longest path上
12/17 17:58, 7F
→
12/17 18:04, , 8F
第二點：決定write register可以等到data從memory讀出
12/17 18:04, 8F
→
12/17 18:04, , 9F
來之後再決定都來得及，而data讀出來之後mux也早就通過
12/17 18:04, 9F
→
12/17 18:05, , 10F
了，我的想法是這樣，但沒有很確定是不是正確的
12/17 18:05, 10F
→
12/17 18:11, , 11F
你講的同時有做其他工是重點，只要其他工比這個工長，
12/17 18:11, 11F
→
12/17 18:11, , 12F
就代表這個工不在longest path上，所以就可以不用算
12/17 18:11, 12F
推
12/17 18:23, , 13F
要對著圖看會比較清楚，為什麼lw沒有把ALUSrc這個mux算
12/17 18:23, 13F
→
12/17 18:24, , 14F
進去是因為, Critical Path 走IM-Reg-ALU會花比較久時間
12/17 18:24, 14F
→
12/17 18:25, , 15F
R-type的ALUSrc是讀ReadData2的資料，所以是在Reg之後的
12/17 18:25, 15F
→
12/17 18:26, , 16F
路徑，比直接從Reg-ALU還要再多上一個MUX的時間
12/17 18:26, 16F
→
12/17 20:00, , 17F
12/17 20:00, 17F
‣ 更多 newpuma 的文章
文章代碼(AID): #1OLFu1Ov (Grad-ProbAsk)