[資工]交大100計組 data hazrd

看板Grad-ProbAsk作者qoojordon (穎川琦)時間9年前 (2014/10/13 21:29)推噓2(2推 0噓 2→)

留言4則, 3人參與討論串1/2 (看更多)

[交大100 計組非選4(a)] Assume that logic blocks needed to implement the datapath have the following latencies: (Delays for other components are ignored. ) __________________________________________________________ I-Mem Add Mux ALU Regs D-Mem Sign-Ext shift-left2 __________________________________________________________ 400 100 40 120 200 350 20 10 Compute the required delay time for each instruction and determine the minimum cycle time of the computer. 資料路徑圖 http://ppt.cc/tV_b 參考高銘100年考古題解答 Q1: lw = 400+200+(40+120)+350+(40+200)=1350 想問ID stage 不用加上Sign-Ext的延遲是因為線路同時跑 Reg File 和 Sign-Ext , 因為前者時間長所以不用考慮後者 ? Q1-1: 如果是的話 , 同理 , 在beq的 EX stage也有相同狀況 ? beq = 400+200+40+120+40 = 800 (sll 2 和分支位址加法)與(ALUSrc 和 ALU)同時跑取延遲大者 ? [交大100 計組非選5(a)] 題目截圖 http://ppt.cc/0UL2 1 lw $t2,4($t0) 為啥一樣是load use , I1,I3有data hazard 2 lw $t3,4($t1) 可是 I2,I4沒有 ? 3 or $t3,$t2,$t3 4 add $t4,$t2,$t3 . . 以下略 . 謝謝大家看完 , 再請大家指導惹 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.169.76.227 ※ 文章網址: http://www.ptt.cc/bbs/Grad-ProbAsk/M.1413206954.A.230.html ※ 編輯: qoojordon (118.169.76.227), 10/13/2014 23:06:19

推

A4P8T6X9

10/13 23:33, , 1^F

10/13 23:33, 1^F

→

j897495

11/12 16:29, , 2^F

11/12 16:29, 2^F

→

qoojordon

11/14 14:37, , 3^F

11/14 14:37, 3^F