[理工] 102 台大電機 計組 20題
(A) instruction pre-fetech (B) instruction buffer (C) branching
(D) cache misses (E) resource constrain
will keep the pipeline from being full.
張凡給 a,b
可是keep the pipeline from being full 意思不是說,讓pipeline不full嗎?
所以我想說是不是 d,e呢?
c我沒選是因為我想說,brach猜錯的flush也是讓pipeline full~
請板上高手指點一下,謝謝~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.39.203
推
01/10 13:40, , 1F
01/10 13:40, 1F
→
01/10 23:27, , 2F
01/10 23:27, 2F
推
01/11 11:22, , 3F
01/11 11:22, 3F
→
01/11 11:23, , 4F
01/11 11:23, 4F
推
01/11 11:42, , 5F
01/11 11:42, 5F
討論串 (同標題文章)
以下文章回應了本文:
完整討論串 (本文為第 1 之 2 篇):