[理工] 電子學

看板Grad-ProbAsk作者 (V勝)時間13年前 (2013/01/07 20:13), 編輯推噓3(3推 0噓 9→)
留言12則, 4人參與, 最新討論串25/38 (看更多)
題目:http://ppt.cc/9V_v 如圖我想請問這種題目只能一個一個假設工作區嗎?想請問有沒有其他較快的做法 徵求其他較快速或方便的方法，感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 118.171.152.43
→
01/07 20:33, , 1F
答案是Q1 off / Q2 Sat 嗎???
01/07 20:33, 1F
→
01/07 20:37, , 2F
對耶，樓上有甚麼方法?
01/07 20:37, 2F
推
01/07 20:43, , 3F
我的方法是先設輸出等於輸入，因為CC組態Av約等於1。由於
01/07 20:43, 3F
→
01/07 20:45, , 4F
輸入-10V 比電源所能提供的-5還低，所以Q2會飽和
01/07 20:45, 4F
→
01/07 20:47, , 5F
可能是這題Vi很負，剛好猜對 哈哈
01/07 20:47, 5F
推
01/07 21:30, , 6F
熟練就是最快的方法
01/07 21:30, 6F
推
01/08 11:29, , 7F
第一個要知道這種組態不可能兩邊都通
01/08 11:29, 7F
→
01/08 11:29, , 8F
否則Vb-0.7-0.7=Vb不成立
01/08 11:29, 8F
→
01/08 11:30, , 9F
第二個要假設電流方向，看是從V1流出還是流入
01/08 11:30, 9F
→
01/08 11:32, , 10F
流出就是上面通　流入就是下面通　你很容易發現答案是後者
01/08 11:32, 10F
→
01/08 11:32, , 11F
因為不可能上面通了以後　Vo的電壓還是正的　不符合0.7概念
01/08 11:32, 11F
→
01/08 11:33, , 12F
最後要知道這是BJT output stage的概念　回去複習一下這樣
01/08 11:33, 12F
‣ 更多 Nolanly 的文章
文章代碼(AID): #1Gwhl-hl (Grad-ProbAsk)
討論串 (同標題文章)
完整討論串 (本文為第 25 之 38 篇)：
排序： 最新先 | 最舊先 | 留言數
理工
2
4
[理工] 電子學 電子學
XAIOQ
7年前, 03/13
理工
1
3
[理工] 電子學 電子學
suspect1
7年前, 02/28
理工
3
11
[理工] 電子學 電子學
lin802311
9年前, 03/10
理工
2
5
[理工] 電子學 電子學
lin802311
9年前, 03/07
理工
1
2
[理工] 電子學 電子學
lin802311
9年前, 03/04
理工
1
2
[理工] 電子學 電子學
SilkyW
12年前, 03/05
理工
1
1
[理工] 電子學 電子學
ET791101
13年前, 02/13
理工
1
1
[理工] 電子學 電子學
Goodgybank
13年前, 02/08
在新視窗開啟完整討論串 (共38篇)
‣ 更多 Nolanly 的文章
文章代碼(AID): #1Gwhl-hl (Grad-ProbAsk)