Re: [理工] 計組-CLA
※ 引述《keke0421 (zrae)》之銘言：
: ※ 引述《wsx02 ()》之銘言：
: : 1.CLA http://ppt.cc/YUqU
: : 張凡答案給1,2,4
: : 其中(2)的解析是 c_16的gate delay=3+2+2+2=9
: : 請問為什麼3,5是錯的?
: 這題看了還是不是很懂 剛好有w大討論 不過看完也覺得很奇怪
: 這題的題意應該不是用2-level的CLA來做 而是one-level
: 張凡也在自己的答案寫上
: This 16 bit CLA is formed,like ripple carry adder,by "serial connecting" the
: four 4-bit CLA. The delay of c16 is 3 + 2 + 2 + 2= 9 gate delay
: 我想問的是
: 為什麼要去加上3?他不是問c16嗎? 為什麼還要去把sum的delay部分加進去呢?
今天剛好念到CLA部分,這題應該是4個4bit的CLA以Ripple carry adder方式連接沒錯
C1 C2 C3 C4
CLA0----->CLA1----->CLA2----->CLA3------>
經過1 gate delay 每一個CLA的pi,gi都準備好了,
所以只需要再等前一個進位送來,過2個gate delay就能把進位送出
所以是 (1+2)+2+2+2 = 9
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.39.160.227
推
10/29 20:15, , 1F
10/29 20:15, 1F
→
10/29 22:34, , 2F
10/29 22:34, 2F
討論串 (同標題文章)