[理工] [電子]-FET

看板Grad-ProbAsk作者 (陣雨)時間16年前 (2010/02/08 11:33), 編輯推噓2(2推 0噓 5→)
留言7則, 3人參與, 最新討論串1/3 (看更多)
題目 http://www.wretch.cc/album/show.php?i=gratempm&b=5&f=1093244914&p=4 http://www.wretch.cc/album/show.php?i=gratempm&b=5&f=1093244915&p=5 http://www.wretch.cc/album/show.php?i=gratempm&b=5&f=1093244916&p=6 想請問畫底線那一行的原因是?? 另外這題還有一個變形 就是輸出端多一個大電容 結果會變成直流與小信號的成分都要考慮 這我也搞不太懂 想請教一下 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.7.249
推
02/08 11:43, , 1F
基本上VG = Vo
02/08 11:43, 1F
→
02/08 11:43, , 2F
解答我看不懂，從VG = Vo 想就好了。
02/08 11:43, 2F
→
02/08 11:44, , 3F
VG = Vo 是因為大電阻不允許任何跨壓經過以免有電流。
02/08 11:44, 3F
推
02/08 11:46, , 4F
不含輸出阻隔電容會變成ac+一個直流準位 有阻隔電容只需
02/08 11:46, 4F
→
02/08 11:46, , 5F
考慮ac
02/08 11:46, 5F
→
02/08 11:56, , 6F
可是這題沒有阻隔電容 他卻沒考慮小信號放大的成分??
02/08 11:56, 6F
→
02/08 11:57, , 7F
下午我把另一題對照的PO上來好了
02/08 11:57, 7F
‣ 更多 wdali 的文章
文章代碼(AID): #1BRuOZap (Grad-ProbAsk)
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 3 篇)：
排序： 最新先 | 最舊先 | 留言數
理工
7
16
[理工] [電子]-FET [電子]-FET
t5d
15年前, 03/11
理工
2
7
[理工] [電子]-FET [電子]-FET
wdali
16年前, 02/08
在新視窗開啟完整討論串 (共3篇)
‣ 更多 wdali 的文章
文章代碼(AID): #1BRuOZap (Grad-ProbAsk)