Re: [理工] [計組]-台大95-資工所

看板Grad-ProbAsk作者 (寂寞邊界)時間16年前 (2009/12/25 23:18), 編輯推噓5(5011)
留言16則, 4人參與, 最新討論串2/4 (看更多)
※ 引述《assassin88 (AI)》之銘言: : 如題,想請問該年的第八第九小題, : 關於transaction required究竟要怎麼看才對呢? : 這是台大該年的考古題:http://www.lib.ntu.edu.tw/exam/graduate/95/422.pdf : (page3中間) : 麻煩解答了~感謝 以下是我的想法 8. steps processor 1 processor 2 Transaction initial valid valid P1write write back update 100 100(block25) 100(block25) Y P2write update update 104 104(block26) 104(block26) Y P1Read valid valid N 100 P2Read valid valid N 104 P1Read valid valid N 104 9. steps processor 1 processor 2 Transaction initail valid valid P1write write back invalid Y 100 100(block7) 100(block7) P2Write invalid write back Y 104 104(block7) 104(block7) P1Read read from memory valid Y 100 100(block7) P2Read valid valid N 104 P1Read valid valid N 104 如果錯誤請指教~謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.42.223.104

12/26 15:53, , 1F
請問事先轉成表格那種形式再去判斷嗎?
12/26 15:53, 1F

12/27 00:38, , 2F
Transaction可以解釋一下這個的意思嗎@@
12/27 00:38, 2F

12/27 00:53, , 3F
只要知道個別cpu內cache的內容即可做判斷
12/27 00:53, 3F

12/27 01:04, , 4F
抱歉打錯應該是from memory
12/27 01:04, 4F
※ 編輯: killerjoe 來自: 114.42.214.18 (12/27 01:07)

12/27 01:07, , 5F
喔喔 謝謝你唷 可以請教一下這是計組第幾張的嗎?
12/27 01:07, 5F

12/27 01:08, , 6F
竟然名稱幾乎沒看過= =a
12/27 01:08, 6F

12/27 01:11, , 7F
建議您可參考computer architecture a quantitative
12/27 01:11, 7F

12/27 01:12, , 8F
approach
12/27 01:12, 8F

12/27 01:12, , 9F
張凡第七章也有~
12/27 01:12, 9F

12/27 01:14, , 10F
transaction 我覺得是有寫入cache就算
12/27 01:14, 10F

12/28 00:19, , 11F
謝謝^^
12/28 00:19, 11F

12/29 00:06, , 12F
不用考慮他是,write hit或miss嗎
12/29 00:06, 12F

12/29 00:07, , 13F
這題是要問有沒有用到BUS
12/29 00:07, 13F

12/29 01:00, , 14F
題目說一開始那些block都在cache中~所以都是write hit
12/29 01:00, 14F

12/29 08:18, , 15F
那他一開始在哪個狀態上,就是在finite state machine
12/29 08:18, 15F

12/29 08:20, , 16F
的圖,可以告訴我每個步驟到哪個state嗎
12/29 08:20, 16F
文章代碼(AID): #1BDDVU1k (Grad-ProbAsk)
討論串 (同標題文章)
文章代碼(AID): #1BDDVU1k (Grad-ProbAsk)