[理工] [計組]-pipeline

看板Grad-ProbAsk作者時間16年前 (2009/11/06 00:12), 編輯推噓1(104)
留言5則, 2人參與, 最新討論串1/4 (看更多)
課本第6章 P.425那個EXAMPLE 200 ps for memry access 100 ps for ALU operation 50 ps for register file read or write 他找出CPI = 1.17 然後再P.426 1) 他說平均指令時間 is 1.17 x 200 = 234 ps 2) 我記得他前面才說pipeline對每個指令處理使用"一個"clock cycle time 如果是乘200的話那不就代表一個指令要5個cycle嗎? 這樣不是矛盾嗎? 煩請高手解惑 感激不盡 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 122.116.218.120

11/06 01:32, , 1F
pipeline的stage的時間是max(stage1,..,stage5)
11/06 01:32, 1F

11/06 01:33, , 2F
太早完成也是先到pipeline register中等待下個clock
11/06 01:33, 2F

11/06 01:36, , 3F
針對單一instruction的latency還是5個cycle沒錯
11/06 01:36, 3F

11/06 01:38, , 4F
課文的意思應該是說"每個cycle可以完成一道指令"
11/06 01:38, 4F

11/06 10:06, , 5F
感謝樓上
11/06 10:06, 5F
文章代碼(AID): #1AylcAbW (Grad-ProbAsk)
文章代碼(AID): #1AylcAbW (Grad-ProbAsk)