看板 [ Electronics ]
討論串[問題] verilog array index表示 的限制
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] verilog array index表示 的限制
推噓2(2推 0噓 2→)留言4則，0人參與, 最新作者zxvc (眾生都是未來佛)時間13年前 (2012/10/06 17:06), 編輯資訊
0
0
2
內容預覽:
大多數合成器對loop的支援的要求是要有"固定"的iteration次數，. 我還沒看過支援不固定次數的。. "不固定次數"很容易出問題，例如用loop generate產生邏輯閘. 以目前技術不行(可能是不太實用，沒人做)。. 目前做不到一顆IC，比如某個時間點有三個邏輯閘、下個時間點有五個邏輯閘
(還有1025個字)
#1
[問題] verilog array index表示 的限制
推噓1(2推 1噓 6→)留言9則，0人參與, 最新作者bjk (Up2u)時間13年前 (2012/10/03 01:04), 編輯資訊
0
0
0
內容預覽:
發現好像index有兩個限制，導致不能合成. 1.for的終止條件不可以是變數. for(i=0;i<temp;i=i+1). array[i].... temp必須是常數. 2.不可以是兩個變數相加. array[i+j];. 請問是這樣嗎?. --. When we toss a coin ,
(還有44個字)
首頁
上一頁
1
下一頁
尾頁