看板 [ Electronics ]
討論串[心得] verilog code 語法心分享
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [心得] verilog code 語法心分享
推噓0(0推 0噓 2→)留言2則，0人參與, 最新作者zxvc (眾生都是未來佛)時間14年前 (2011/05/02 13:21), 編輯資訊
0
0
1
內容預覽:
想真的徹底了解=(blocking assignment)與<=(nonblocking assignment)的差異，. 要去看Verilog/SystemVerilog standards的scheduling演算法，. 不然憑一些經驗去歸納的結論往往似是而非。. 舉個例，上面說"<=：安排執行
(還有358個字)
#2
Re: [心得] verilog code 語法心分享
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者Zephyr750 (紅蓮西風750)時間14年前 (2011/05/02 00:16), 編輯資訊
0
0
0
內容預覽:
吃光光. 本篇完全只是想補足之前隨手寫的一些資料. 以全華翻譯的《Verilog HDL》（中文本）做為參考資料. 1. = 與 <=（P.7-9）. =：依序執行. <=：安排執行順序不受敘述前後位置影響. 2. ~ 與 !（P.6-10）. !：邏輯上的"NOT". ~：逐位元相反（1的補述）.
#1
[心得] verilog code 語法心分享
推噓15(15推 0噓 18→)留言33則，0人參與, 最新作者Zephyr750 (紅蓮西風750)時間14年前 (2011/04/17 16:48), 編輯資訊
0
0
0
內容預覽:
先說我不是高手！但是在verilog中略有心得. PTT的C_CPP版得知Programing版. 在Programing版討論HDL串中發現此版. 小小的瀏覽一下發現對於verilog有很多討論. 就想在此與版友分享. ----------------癈話完畢-------------------
(還有2551個字)
首頁
上一頁
1
下一頁
尾頁