看板 [ Electronics ]
討論串[問題]Latch in DFT的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[問題]Latch in DFT的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者finalhaven (爆炸神威)時間14年前 (2010/08/16 19:09), 編輯資訊
1
0
0
內容預覽:
因為在電路時序的關係. 在Design裡面需要用到Latch. 可是現在用Design Compiler做測試電路時. Test Coverage只有86%，會降下來應該是. Latch擋住的的關係. 1.我有試著用AutoFix去修，可是修不到. "set_autofix_configuratio
(還有120個字)
#2
Re: [問題]Latch in DFT的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者ochyi (heatduck)時間11年前 (2013/08/06 00:12), 編輯資訊
0
0
0
內容預覽:
用指令我是不知道，不過.... 可以試著用 scan mode 去把 Latch 的 EN pin 修成0或1. 讓他變成 D->Q 的 buffer. 不知道這樣能不能解決問題?. 好久以前的文章了，不小心看到.... --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 211.
首頁
上一頁
1
下一頁
尾頁