[問題]Latch in DFT的問題
因為在電路時序的關係
在Design裡面需要用到Latch
可是現在用Design Compiler做測試電路時
Test Coverage只有86%，會降下來應該是
Latch擋住的的關係
1.我有試著用AutoFix去修，可是修不到
"set_autofix_configuration -type clock -fix_latch enable"
這是我打得，不知是否有用錯?
之前有一條指令"set_scan_transparent"似乎是用來修Latch用的
可是目前2009.06沒有這條指令了，是指令改名嗎?
2.目前正在用ATPG去壓壓看有沒有機會到90以上
還有其他指令or辦法可以試嗎?
動RTL Code暫時不考慮
謝謝各位大大~
--
當在跑向終點的漫長旅程上，請不要忘記最初起點的夢想!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.73.96
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 2 篇)：