看板 [ Electronics ]
討論串[問題] Quartus_verilog 為什麼輸出的波型是錯的
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] Quartus_verilog 為什麼輸出的波型是錯的
推噓2(2推 0噓 2→)留言4則，0人參與, 最新作者zxvc (執著)時間16年前 (2010/04/10 11:23), 編輯資訊
0
0
0
內容預覽:
Show一下SystemVerilog。. modtest應該是可合成的，. 請用Design Compiler、Synplify、Precision RTL或Quartus II合看看。. 建議原po把一樣的東西assign到一個變數，之後就可以很方便參考，. code也比較好維護。. 例如原po
(還有858個字)
#1
[問題] Quartus_verilog 為什麼輸出的波型是錯的
推噓9(9推 0噓 18→)留言27則，0人參與, 7年前最新作者psw (ICK)時間16年前 (2010/04/09 20:00), 編輯資訊
0
0
0
內容預覽:
各位大哥. 可不可以幫小弟看一下這個程式碼,為什麼出輸波型是錯的?. 小弟我找了好久也找不出來..XD. 這程式的義意是我要算1- (2*|x-a|/b). 但這不可能在verilog上run所以全乘512. 得512-(1024*|x-a|/b). ^^^^^^^^^^^^^^^^^^^^^^^^
(還有2544個字)
首頁
上一頁
1
下一頁
尾頁