看板 [ Electronics ]
討論串[問題] Layout RC Delay
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] Layout RC Delay
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者jfsu (水精靈)時間16年前 (2010/01/11 15:25), 編輯資訊
0
0
0
內容預覽:
就速度考量，layout時，cell與cell之間的距離不能太小的說法並不是絕對。. （在0.13um下，彼此相鄰太近會有製程上的問題。）你應該要說，同樣寬度下，避免. 用poly或是diffusion這類高阻值來當長的連接線使用。. 另外，我們不會希望將線變寬，比起電容的影響，我們倒比較在乎它是否
(還有404個字)
#1
[問題] Layout RC Delay
推噓5(5推 0噓 1→)留言6則，0人參與, 最新作者wxyz666 (vff )時間16年前 (2010/01/08 19:48), 編輯資訊
0
0
0
內容預覽:
在Layout的時候~我們都知道cell和cell之間距離越小越好. 但是還是會有距離. 請問大家~如果為了減少delay. 應該注重降低R值還是C值呢？. 把線寬變寬~R小、C大. 還有一說法是. 因為Gate端看進去的阻抗是無限大. 所以沒有電流流入. 因此C值比較重要. 請問是這樣子嗎？. 感
首頁
上一頁
1
下一頁
尾頁