討論串[問題] 一些verilog的問題...
共 9 篇文章
內容預覽:
文有點久，不過書剛好看到，想提出這個問題來補充一下XD. 想請問版上各位先進. 如果當情況變成如下：. module test {. ......... };. always @ (posedge clk) begin. if(...). ce <= 1'b0;. else. ce <= 1'b1;
(還有162個字)
內容預覽:
我只是複述 synplify 負責 training 的人所說的話. 當然他也說 Vertex 4 會差比較多. Vertex 5 由於架構的關係. synplfy premier 跟 pro 比較沒有差. 在大型的 project 裡面. 至少我公司的 project. 我想美規數位電視的 dem
(還有119個字)
內容預覽:
Register 的 output 都是同時變化. 不重要. Register 的 output 就是同時變化. 同一個 clk domain. Register 的 output 就是同時變化. A 和 C 就是 Register 的 output. B 和 D 是 Register 的 inpu
(還有299個字)
內容預覽:
抱歉，我記錯了。. 正確來說應該是，對同一reg不能一下用nonblocking、一下用blocking assignments，. 大多數synthesizer不能合成。例如以下code在Xilinx ISE 8.2i會出現error. Cannot mix blocking and non bl
(還有441個字)
內容預覽:
這兩句話不太正確，HDL simulator可以允許一個sequential block. 同時使用nonblocking與blocking assignments。. 會出問題的地方是在，大多數(可能全部)的synthesizer無法合成出. 同時使用nonblocking與blocking as
(還有414個字)