看板 [ Electronics ]
討論串[問題] 請問各個製程中的VDD
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 請問各個製程中的VDD
推噓3(3推 0噓 6→)留言9則，0人參與, 最新作者jfsu (水精靈)時間16年前 (2009/10/27 18:06), 編輯資訊
0
0
0
內容預覽:
它跟功率消耗是沒有很大的關聯。. 3.3V與5V，就選擇性而言，還蠻少的，這應該是屬於邏輯製程。(??). 其實，這些電壓的選擇是考慮到內部電路中，元件的使用用途。. 3.3V與5V的差異，其實不大，頂多閘氧化層(Gate oxide)稍微厚一點點。. 好比一些CMOS或TTL邏輯閘，是用Vdd=5
(還有803個字)
#1
[問題] 請問各個製程中的VDD
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者wwwok (勇敢的堅持下去)時間16年前 (2009/10/27 09:54), 編輯資訊
0
0
0
內容預覽:
想請問一下各位. 像是T公司的.35有提供兩種最高電壓(3.3V AND 5V). .18也有兩種電壓可以選擇. 之前就曾經錯用SPICE描述元件的語法. 造成電路發生問題. 那麼請問這個VDD造成的影響會有哪些呢?. 使用上又應該根據什麼來當作依據呢?. 我目前能想到的大概就是功率消耗吧. 謝謝各
首頁
上一頁
1
下一頁
尾頁