看板 [ Electronics ]
討論串[問題] 關於design compiler TSMC .18合成的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 關於design compiler TSMC .18合成的問題
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者jordanplus (想飛)時間16年前 (2009/07/06 12:01), 編輯資訊
0
0
0
內容預覽:
我試了一下. DC 0809 SP-5. 合出來似乎沒有你說的現象...... 照理應該會直接把clk接CPN. 1.可能是你的LIB沒有這種有CPN的CELL. 2.把你的NETLIST and synthesis script PO上來看看. module TEST ( H, clk, rese
(還有68個字)
#1
[問題] 關於design compiler TSMC .18合成的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者naruhina (科科勒~~)時間16年前 (2009/07/05 11:38), 編輯資訊
0
0
0
內容預覽:
最近在跑合成時. 發現到DFF用negedge trigger會有問題. 如下面所寫的code. module DFF (H,clk,reset,H_new);. input H,clk,reset;. output H_new;. reg H_new;. always @ (negedge clk
(還有207個字)
首頁
上一頁
1
下一頁
尾頁