討論串[問題] 一些數位ic design遇到的問題
共 2 篇文章
首頁
上一頁
1
下一頁
尾頁
內容預覽:
1.2.4 :. 會有數千個 fanout 你如果不用 DFF sample ,. 如何保證到所有的邏輯閘會在同一個 cycle 內 ?. 所以要視為不同 clk domain,先 Double Sync 解掉Meta-stable. Double Sync完,看你要加 Buffer 或是分成很多的
(還有242個字)
內容預覽:
各位好,我是一個做數位design的研究生. 關於design中設計的方式遇到一些問題. 希望有識者能不吝給予指教. 在與他人討論的過程中. 我了解到一顆IC的input與output都必須要用register檔住. 因此在作為control訊號的input port就有些問題. 由於是一個mult
(還有847個字)
首頁
上一頁
1
下一頁
尾頁