看板 [ Electronics ]
討論串[問題] SOC encounter的問題
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: [問題] SOC encounter的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者zxvc (執著)時間15年前 (2010/05/23 13:52), 編輯資訊
0
0
1
內容預覽:
※ [本文轉錄自 zxvc 信箱]. 作者: zxvc (執著). 標題: Re: [問題] SOC encounter的問題. 時間: Sun May 23 13:50:46 2010. 我把我所知道的幾個pad配置設計技巧告訴你。. 1. 設計pad的配置，一開始要估你大約要用多少pads，.
(還有541個字)
#3
Re: [問題] SOC encounter的問題
推噓0(0推 0噓 4→)留言4則，0人參與, 最新作者zxvc (修行)時間16年前 (2009/11/14 18:19), 編輯資訊
0
0
0
內容預覽:
我現在好像知道hold time修不好的關鍵在哪了。. 似乎是在floorplan時core utilization設太大的緣故。. core utilization是跟讀入的gate-level netlist面積有關。. 剩下的其它面積就是SoC Encounter用來routing、插buff
(還有44個字)
#2
Re: [問題] SOC encounter的問題
推噓3(3推 0噓 11→)留言14則，0人參與, 7年前最新作者zxvc (修行)時間16年前 (2009/11/12 22:01), 編輯資訊
0
0
0
內容預覽:
最近在layout一個電路，又遇上hold time violation的問題。. 目前是以Design Compiler指令重合(目前重合中...)：. compile -inc -only_hold_time. 不過我有一個疑惑是為什麼不每次用Design Compiler都fix hold t
(還有38個字)
#1
[問題] SOC encounter的問題
推噓5(5推 0噓 8→)留言13則，0人參與, 7年前最新作者zxvc (修行)時間17年前 (2009/01/17 22:43), 編輯資訊
0
1
2
內容預覽:
請問我在用SOC encounter作physical design時，. hold time一直都過不了(WNS是負值)要怎麼解決？. 我已經試過Timing Optimization，還是不行。. 重新physical design好幾次都不行。. Hold time violation都是出現
(還有136個字)
首頁
上一頁
1
下一頁
尾頁