看板 [ Electronics ]
討論串[問題] IC內部接地跟外部接地差在哪?
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] IC內部接地跟外部接地差在哪?
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者jfsu (水精靈)時間17年前 (2008/07/30 11:52), 編輯資訊
0
0
0
內容預覽:
這種雜訊的隔離我有嘗試過一次，如下所示. --------------- Gnd (logic '0'). ▄▄▄▄▄▄▄▄ Signal. ---------------- Gnd (logic '0'). 上下兩條ground的訊號在不動作是都是邏輯0。距離是最小的金屬線寬(0.25um). (
(還有346個字)
#1
[問題] IC內部接地跟外部接地差在哪?
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者BlueFeel (藍色感覺)時間17年前 (2008/07/29 21:07), 編輯資訊
0
0
0
內容預覽:
如果有一個IC. 輸出30MHZ的CLOCK訊號. 如果它有一個PIN,裡面是一個MOS,. MOS開的時是HIGH,LOW時接地. 那麼我一直讓他LOW接地..... 並且,layout從那個pin拉出來......與那30MHz靠很近. 請問他會有隔離效果嗎?. 30MHz的crosstalk遇
(還有38個字)
首頁
上一頁
1
下一頁
尾頁