看板 [ Electronics ]
討論串[問題] FPGA to FPGA問題
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] FPGA to FPGA問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者stanlly9 (ptt系統不習慣>"<)時間17年前 (2008/06/27 02:30), 編輯資訊
0
0
0
內容預覽:
看起來你的 B_module 跟 A_module 之間是 async 的. 也許 B這塊應該就是一個單純的 synchronizer囉. 最簡單的synchronizer必須要直接接兩個register(D-flip flop)且應該都是接CLKB. 兩科直接串在一起 可以較容易避免亞穩化(met
(還有34個字)
#2
Re: [問題] FPGA to FPGA問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者skkks (肉多肚子大)時間17年前 (2008/06/24 13:34), 編輯資訊
0
0
0
內容預覽:
我想你的CLKA與CLKB不是同步的~只是在頻率規格上頻率相同~. CLKB與CLKA的source 不同~~如來自不同OSC~. 2700000.....1 HZ與2700000......2HZ是不同的. 自然一段時間會錯個一筆. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ Fro
#1
[問題] FPGA to FPGA問題
推噓0(0推 0噓 1→)留言1則，0人參與, 最新作者kuraki7up (Make Mai Day)時間17年前 (2008/04/18 21:18), 編輯資訊
0
0
0
內容預覽:
我有兩顆FPGA 其中一顆配合CLK_A丟出資料給另一顆. 另一顆根據收到的CLK_A和DATA要再配合自己的CLK_B丟出DATA,兩個CLK是相同頻率,但. 各個獨立. 如圖:. ┌───┐ ┌────┐. │ out├─DATA─┤in out├─DATA. │A out├─CLKA─┤in
(還有202個字)
首頁
上一頁
1
下一頁
尾頁