看板 [ Electronics ]
討論串[問題] verilog如何產生所需要的clock
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] verilog如何產生所需要的clock
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者motor447 (motor447)時間18年前 (2008/03/11 00:24), 編輯資訊
0
0
0
內容預覽:
不會!. #10 是無法 synthesis 的語法,. 你要分清楚那些語法是 behaviour, 無法 synthesis;. 那些是可以 synthesis 的 rtl.... forever 產生的 clock 是無法 synthesis 的;. #10 也會被 syntheis tool
#1
[問題] verilog如何產生所需要的clock
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者YOYOKT (東西要出清啦)時間18年前 (2008/03/10 00:20), 編輯資訊
0
0
0
內容預覽:
小弟剛接觸verilog，有幾個問題請教各位大大。. 如果要利用jtag去讀取一個chip的id出來，已知有固定的clock跟input值. 只要把值正確輸入，在第n個clock就會產生出chip的id來。首先我在輸入的clock. 用timescale 去定義頻率，用forever指令方式去產生一
(還有119個字)
首頁
上一頁
1
下一頁
尾頁