看板 [ Electronics ]
討論串[請益] Fermi-level pinning
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [請益] Fermi-level pinning
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者rummel (rummel)時間18年前 (2008/02/11 13:50), 編輯資訊
0
0
0
內容預覽:
Fermi level pinning是一種推斷的物理現象. 理論上它是介面電荷所造成的. 由於介面電荷的關係,造成Fermi level上升或下降(這要看是n or p-type基板). 的量不夠大. 量測的方法,可以利用高低頻C-V量測,來計算介面缺陷密度(Dit). 但是這個方法,可能只限制於
(還有33個字)
#1
[請益] Fermi-level pinning
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者port (^^)時間18年前 (2008/02/09 13:22), 編輯資訊
0
0
0
內容預覽:
想請問 Fermi-level pinning. 是怎麼樣的現象與機制?. 以及實際量測上 是如何量得?. 想要詳細了解這個問題. 誠懇的請教 希望懂這個問題的高手. 能夠幫我詳細的解答. 先謝謝了. 也祝大家新年快樂~. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 59.
首頁
上一頁
1
下一頁
尾頁