看板 [ Electronics ]
討論串[問題] 關於FPGA時序的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 關於FPGA時序的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者proach (p.roach)時間18年前 (2007/10/03 19:41), 編輯資訊
0
0
0
內容預覽:
clock跟data來自相同的地方. 假設是 chipA送資料到 chipB, 如果用這概念，則chipB用來latch資料的. clock必須來自 chipA, 這表示clock與data都經過相同的delay才送進 chipB. 可以有效減少 data與clock對不齊的問題。. --. ※ 發
#1
[問題] 關於FPGA時序的問題
推噓0(0推 0噓 22→)留言22則，0人參與, 最新作者horsehead ( N￾NN￾N)時間18年前 (2007/10/03 14:22), 編輯資訊
0
0
0
內容預覽:
各位板上的高手 我是個使用FPGA的新手 使用的是 ALTERA 的 PFGA 而我做了一個. 簡單的電路 就是INPUT 通過兩個 D 型正反器後輸出 ,在 QUARTAS II 的 CALASSIC. TIMING ANALYER 分析後 看他的 TIMING REPORT 裡的 tco 選項
(還有237個字)
首頁
上一頁
1
下一頁
尾頁