討論串[問題] Setup Time 與 Hold Time
共 5 篇文章
內容預覽:
你對setup time跟hold time的定義可能跟一般人不一樣喔. 我學的是:setup time跟hold time都是一個定值. 假設有一個flip flop的setup time是150ps hold time是100ps. 就算你的data edge發生在clock edge前1ns.
(還有195個字)
內容預覽:
對了 您說到他當時提到的重點了, 謝謝您喚醒我的記憶^^. 他所強調的應該是兩個硬體整合之下, setup time, hold time何者愈長愈好!. 有提到類似兩個chip, 一個transmitter, 一個receiver, 如果setup time愈長(不. 是很確定他說的是不是setu
(還有49個字)
內容預覽:
data的edge發生在setup time之後的話. 一般來說data就不會傳過去. 如果在hold time之前data就有變的話. (有點類似data還沒完全傳完的意思). circuit會變成unstable state. 要過好幾個clk cycle才會恢復成一般ready的狀態. 問哪一
(還有42個字)
內容預覽:
學了這麼久的電路, 對 setup time 與 hold time 仍然不勝了解,. 有計算的公式, 但就是不能了解真正的涵義. 想問下已經很清楚的人, 希望可以指點迷津. 以下是我堅固的信念:. 若以一個正緣觸發的電路來說, setup time就是輸入資料必須距正緣多久前. 準備好, 才不會使
(還有176個字)