看板 [ Electronics ]
討論串[問題] Verilog設計VGA
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] Verilog設計VGA
推噓6(6推 0噓 1→)留言7則，0人參與, 最新作者proach (p.roach)時間19年前 (2007/03/01 16:03), 編輯資訊
0
0
0
內容預覽:
你要先研究一下 VGA timing，HSync, VSync, R, G, B, 這五個信號的時序關係,. 這用一個FSM可以做出來。官方資料在 www.vesa.org，網路上找找也許有。. FPGA要驅動DAC，DAC驅動 monitor, 我相信你不會想使用 LVDS nor TMDS..
(還有269個字)
#1
[問題] Verilog設計VGA
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者superojohn (有種失落的感覺)時間19年前 (2007/03/01 15:46), 編輯資訊
0
0
0
內容預覽:
我用verilog設計VGA，然後要在CRT螢幕上顯示一個游標，. 會跟隨我鍵盤上下左右移動，設計好後要燒入FPGA。. 請問各位大大有沒有什麼想法或建議呢?. 這問題困惱我好久了~一直想不到該怎樣設計. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 220.133.181.
首頁
上一頁
1
下一頁
尾頁