看板 [ Electronics ]
討論串[問題] 請問有關cadence layout 出現的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[問題] 請問有關cadence layout 出現的問題
推噓2(2推 0噓 1→)留言3則，0人參與, 最新作者elf326 (小小)時間17年前 (2007/01/05 01:09), 編輯資訊
1
0
0
內容預覽:
在使用cadence layout的時候,做DRC通過,可是做LVC的時候卻出現錯誤..... 確認CDL是成功的,作LVS時該載入的檔案也沒有錯誤.... 可是LVS結速出現的訊息卻顯示 "source could not be readed code4**" 還有NO Match. -ing之類
(還有25個字)
#2
Re: [問題] 請問有關cadence layout 出現的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者elf326 (小小)時間17年前 (2007/01/06 15:22), 編輯資訊
0
0
0
內容預覽:
先謝謝各位大大,原因是沒把一個資料庫include進來,. 想在請問一下,通常0.18um的X,Y snap spacing是設多少? 因為第一次畫T18,所以麻煩. 各位大大 指導一下....謝謝!! ^^". --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 210.60.6
首頁
上一頁
1
下一頁
尾頁