討論串如何做設計驗證？
共 21 篇文章
內容預覽:
※ 引述《overboy.bbs@bbs.cis.nctu.edu.tw (少年的)》之銘言：. download到FPGA板子裡面後. 不是有相對應的合成電路了?. 那這樣去驗證design就算是有考慮timing了吧?. 所以FPGA是在有考慮timing的條件下去做check. 會用硬體驗證只
(還有46個字)
內容預覽:
【 在 overboy.bbs@bbs.cis.nctu.edu.tw (少年的) 的大作中提到: 】. FPGA 是只能驗證 function 沒錯啊，除非你的系統慢到用 FPGA 實現就可以了。. 我覺得你可能要搞清楚，FPGA 的作用有分成兩個方面：. 1. Hardware accelera
(還有857個字)
內容預覽:
是不是一般做 FPGA prototyping 也只能 handle pure function. 而沒有 Timing。它們似乎也可以驗證整個系統，它們是怎麼 handle. timing?. ==> 在 wildwolf.bbs@cad1.ee.nctu.edu.tw (可愛的哲哲) 的文章中提
(還有179個字)
內容預覽:
若是要考慮 timing 才能確保 design functional 正確，那請教有人做. RTL sign off 是怎麼做的？. ==> 在 wildwolf.bbs@cad1.ee.nctu.edu.tw (可愛的哲哲) 的文章中提到:. > 【 在 chenchenkuo.bbs@bbs.
(還有936個字)