看板 [ Electronics ]
討論串[問題] Buffer量測問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] Buffer量測問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者Rigid (陽光下的奇蹟)時間19年前 (2006/07/30 08:16), 編輯資訊
0
0
1
內容預覽:
會不會是實際膜厚比模擬的大. 或是poly的doping比設計的大. 這樣的話會造成capacitance變小或resistance變小. RC delay decrease. 我猜的啦. 製程有很多原因可以探討. --. 這是趕流行~. http://www.wretch.cc/blog/lary
#1
[問題] Buffer量測問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者whsu (淡淡如水...)時間19年前 (2006/07/29 13:27), 編輯資訊
0
0
0
內容預覽:
請問.... 本人在設計buffer(OP)，. 經由CIC下線，後來實際的量測值，. 出現"rising/falling settling time"比模擬值還要快的現象，. 一直找不出為何會有如此結果，. 想請教各位高手，是什麼原因導致此現象的?. 謝謝！. --. ※ 發信站: 批踢踢實業坊(
首頁
上一頁
1
下一頁
尾頁