看板 [ Electronics ]
討論串[問題] 有沒有不經過合成就可知道大約的cell數
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: [問題] 有沒有不經過合成就可知道大約的cell數
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者acelp (未來，一直來一直來)時間20年前 (2006/03/09 22:40), 編輯資訊
0
0
0
內容預覽:
以大一點的design 你tapeout時頂多知道用了多少cell. cell則是看你用誰的cell library. 簡單的nor nand flipflop還有多input的AOI/OAI. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 203.69.97.52.
#3
Re: [問題] 有沒有不經過合成就可知道大約的cell數
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者Jkson (要減肥囉^^)時間20年前 (2006/03/07 23:57), 編輯資訊
0
0
0
內容預覽:
※ 引述《chenchenkuo.bbs@bbs.badcow.com.tw (Casey)》之銘言：. 一般是用NAND2X1當基本單位...... 還有基本上你寫的code 自己要能夠大概知道gate count大概多少(當然是以小東西來說). 原因是 logic design教你的東西 就可以
#2
Re: [問題] 有沒有不經過合成就可知道大約的cell數
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者chenchenkuo.時間20年前 (2006/03/06 02:01), 編輯資訊
0
0
0
內容預覽:
※ 引述《wattlu.bbs@bbs.ykvs.tpc.edu.tw (哈利瓦特)》之銘言：. 你的電路會很大嗎?. 合成應該不會浪費很多時間的吧. 我是依照你的需求來看. gate count. 通常是以一個2 input NAND or AND的面積都做一個單位. NAND2X1 還是 NAN
(還有42個字)
#1
[問題] 有沒有不經過合成就可知道大約的cell數
推噓2(2推 0噓 0→)留言2則，0人參與, 最新作者wattlu.時間20年前 (2006/03/05 17:32), 編輯資訊
0
0
0
內容預覽:
用verilog寫一個電路. 可以用好幾種架構來實現. 光是我專題其中某一部分. 我腦中就有好幾種不同架構. 像是8*8的乘法器. 用1bit*8bit 經過移位再累加8次. 真的會比直接用8bit * 8bit的面積還小嗎？. 我覺得直接拿去合成真的蠻浪費時間的. 有沒有人知道到底要怎麼樣才能不經
(還有181個字)
首頁
上一頁
1
下一頁
尾頁