看板 [ Electronics ]
討論串[討論] 在pll鎖相迴路中,其中pfd的dead zone
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [討論] 在pll鎖相迴路中,其中pfd的dead zone
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者fullspectrum (要多多加油呀)時間20年前 (2005/05/20 20:59), 編輯資訊
0
0
0
內容預覽:
※ 引述《chenchenkuo.bbs@bbs.badcow.com.tw (強哥的電音還不錯耶)》之銘言：其實有時候還會再加上額外多的delay這樣當reference跟回來的clock接近in-phase的時候. 那麼up跟dn就會同時被提高. 也就會同時有pulse產生. 如果pulse的寬
(還有181個字)
#1
Re: [討論] 在pll鎖相迴路中,其中pfd的dead zone
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者fullspectrum (要多多加油呀)時間20年前 (2005/05/20 19:32), 編輯資訊
0
0
0
內容預覽:
※ 引述《chenchenkuo.bbs@bbs.badcow.com.tw (愛電音嚴禁廣high)》之銘言：如果pll已經locked之後又unlock我想應該是系統的問題. 一般來講dead zone跟charge pump的up跟dn current之間的mismatch. 是影響到了在pl
首頁
上一頁
1
下一頁
尾頁