[請益] Synthesis遇到的問題

看板Electronics作者 (whales4321)時間5年前 (2020/11/21 20:00), 5年前編輯推噓4(4010)
留言14則, 3人參與, 5年前最新討論串1/1
請教各位大神, 目前跑合成遇到兩個問題, 1.在電路合成時,若跳出error: unable to open file `^M': in search_path (VER-41),會是什麼狀況?我已經檢查了好幾次路徑了,確定是對的,但還是不行。 2.吃某個ip 後去跑合成,但會跳出case equality(===) is not supported by synthesis. (VER-189),這是我吃的ip 有問題嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 110.26.252.84 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1605960017.A.744.html

11/21 20:11, 5年前 , 1F
1. windows換行符號造成 應該是你遠端編輯unix的檔案
11/21 20:11, 1F
1.^M消掉了,跑出Error:unable to open file `module',2.ip在合成時不需要吃.v檔嗎?

11/21 20:11, 5年前 , 2F
造成 可以用dos2unix解決
11/21 20:11, 2F

11/21 20:11, 5年前 , 3F
2. 我猜你用到模擬用behavior verilog model了,通常
11/21 20:11, 3F

11/21 20:11, 5年前 , 4F
已經做好的ip直接抓他的db檔進去合成即可
11/21 20:11, 4F

11/21 20:44, 5年前 , 5F
^M真的是新人殺手哈哈
11/21 20:44, 5F
※ 編輯: whales4321 (110.26.252.84 臺灣), 11/21/2020 21:25:08

11/21 22:53, 5年前 , 6F
別用windows 就沒這事了
11/21 22:53, 6F

11/21 22:54, 5年前 , 7F
2你抓錯檔了
11/21 22:54, 7F

11/21 22:55, 5年前 , 8F
或你要給flag
11/21 22:55, 8F

11/24 00:46, 5年前 , 9F
1.看起來像是讀檔案的時候有東西搞錯了,你要給的是
11/24 00:46, 9F

11/24 00:47, 5年前 , 10F
檔案路徑。2.看你用什麼IP, 記憶體類型的話通常是會提
11/24 00:47, 10F

11/24 00:48, 5年前 , 11F
供.v/.db/.lib...之類的。.v是拿來給你跑模擬用的,合
11/24 00:48, 11F

11/24 00:49, 5年前 , 12F
成的話只需要放.db在searchpath裡面即可。但也有像是m
11/24 00:49, 12F

11/24 00:50, 5年前 , 13F
大說的用flag選的.v, 那種就是要去找一下doc看要怎麼
11/24 00:50, 13F

11/24 00:50, 5年前 , 14F
設才會對
11/24 00:50, 14F
文章代碼(AID): #1VkG5HT4 (Electronics)