[問題] 關於混合信號routing
各位學長姊好，
小弟最近想做個SAR ADC，
將採用最基本的架構（comparator + 控制單元（數位） + DAC回授到comparator）
進度是控制單元verilog部分(behavior)已經做好，也有做comparator,DAC的經驗。因為也沒有教授指導，所以問題可能很模糊，請見諒。
問題如下，希望大家盡量回答。
1. 看了台灣某教授的網路教學影片，內容提到數位部分用verilog是個好辦法，請問真的是這樣嗎？
2.如果是用verilog 我打算轉成gate level後佈線，請問我應該使用encounter來加入comparator部分做混合佈線對嗎？還是我應該在encounter內預留一塊空間給類比的空間，然後把數位部分routing後拿回去ic-617再layout co
3.希望大神能多多分享相關經驗。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 76.184.244.194 (美國)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1601872819.A.D1D.html
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1601872819.A.D1D.html
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1601872819.A.D1D.html
※ 編輯: joseph0911 (76.184.244.194 美國), 10/05/2020 12:45:07
推
10/05 14:16,
3年前
, 1F
10/05 14:16, 1F
→
10/05 14:17,
3年前
, 2F
10/05 14:17, 2F
→
10/05 14:18,
3年前
, 3F
10/05 14:18, 3F
→
10/05 14:18,
3年前
, 4F
10/05 14:18, 4F
謝謝！我這邊起床後就看。
※ 編輯: joseph0911 (76.184.244.194 美國), 10/05/2020 14:41:59
推
10/05 22:07,
3年前
, 5F
10/05 22:07, 5F
推
10/06 00:04,
3年前
, 6F
10/06 00:04, 6F
→
10/06 00:05,
3年前
, 7F
10/06 00:05, 7F
→
10/06 00:06,
3年前
, 8F
10/06 00:06, 8F
→
10/06 00:08,
3年前
, 9F
10/06 00:08, 9F
→
10/07 21:28,
3年前
, 10F
10/07 21:28, 10F
推
10/09 20:18,
3年前
, 11F
10/09 20:18, 11F
推
10/12 23:25,
3年前
, 12F
10/12 23:25, 12F
→
10/12 23:27,
3年前
, 13F
10/12 23:27, 13F
推
10/13 08:59,
3年前
, 14F
10/13 08:59, 14F
→
10/13 08:59,
3年前
, 15F
10/13 08:59, 15F
→
10/13 08:59,
3年前
, 16F
10/13 08:59, 16F
→
10/13 09:00,
3年前
, 17F
10/13 09:00, 17F