Re: [問題] 關於standard cell layout
※ 引述《andy19930905 (andy19930905)》之銘言：
: 目前在弄一個D型正反器
: 但目前有點苦惱 因為據說standard cell layout
: 跟一般數位電路layout 差異不小 聽說金屬是可
: 以在poly上走線的 然後我是只能用1p2m
cell 的 layout 為了配合自動繞線軟體，出 pin 的位置最好可以跟 grid
多幾個交點，同時 cell power line 寬度要一致，DRC問題也要考量旁邊的
cell 密合相接時的DRC問題，因此通常也會規定最大的PMOS/NMOS寬度，超過
的部分要用併聯來畫。
: .18製程 某些source drain的contact 好像為了走線方便可
: 以挖掉 請問大部分的standard cell都這樣
: 設計嗎？
怎麼畫不是重點，上面的規則比較重要。另外奇數層(M1,M3,M5..)金屬只能走橫向，
偶數層(M2,M4,M6..)金屬只能走垂直方向。
: 理想型是vdd vss旁都不能有poly 走線?
power line 因為在自動佈局繞線中會跟上下的 cell 共用，所以要考慮在這種
情況下，是不是有些 layer 不能太靠近 power line。另外像 NWELL contact，
和 PSUB contact因此就通常會刻意離開 power line 一些距離，而不能夠在
power line 裡面放置這些 WELL contact。
: 還是有些數位電路會因為設計的限制而不能
: 用standard cell的方式走線 想好好理解這個
沒這種事，所有的數位電路都可以畫成符合 standard cell 的要求的形式，
不過通常 standard cell 只用 M1 來繞線，除非你用的製程有九層以上的金屬層，
那才會用 M1/M2 來畫 standard cell。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.123.101.43 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1576024301.A.CAA.html
推
12/12 02:04,
6年前
, 1F
12/12 02:04, 1F
推
12/12 05:56,
6年前
, 2F
12/12 05:56, 2F
→
12/12 05:56,
6年前
, 3F
12/12 05:56, 3F
→
12/12 05:56,
6年前
, 4F
12/12 05:56, 4F
→
12/12 05:56,
6年前
, 5F
12/12 05:56, 5F
→
12/12 05:56,
6年前
, 6F
12/12 05:56, 6F
→
12/12 05:56,
6年前
, 7F
12/12 05:56, 7F
推
12/12 05:59,
6年前
, 8F
12/12 05:59, 8F
推
12/28 11:35,
6年前
, 9F
12/28 11:35, 9F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：