[請益] 電容放電的等效電阻..

看板Electronics作者 (cc)時間6年前 (2019/07/20 08:57), 6年前編輯推噓4(4推 0噓 64→)
留言68則, 1人參與, 6年前最新討論串1/1
https://imgur.com/a/ILHPvje 大家好！ 請大家幫我看看圖片裡的第二部份.. 問題都寫在圖片上了！ 謝謝！ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 219.68.139.144 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1563584244.A.172.html
推
07/20 13:21, 6年前 , 1F
07/20 13:21, 1F
推
07/20 13:28, 6年前 , 2F
二.2 ie分成兩條，因為流過0.1k的一定是ie，所以rpi要
07/20 13:28, 2F
→
07/20 13:28, 6年前 , 3F
等效，電流變大，電阻變小，所以是0.1k//re
07/20 13:28, 3F
→
07/20 13:28, 6年前 , 4F
我在想你t-model的cpi上面是不是少畫一個接地
07/20 13:28, 4F
的確，圖我已更新，謝謝！
推
07/20 14:32, 6年前 , 5F
二.1 因為B,E之間等電位，所以沒有ib=>沒有vpi=>沒
07/20 14:32, 5F
→
07/20 14:32, 6年前 , 6F
有gm*vpi。右邊斷路
07/20 14:32, 6F
請問"B,E之間等電位"?! 那就是"E"點同"B"點為"0電位(可以這麼說嗎?!)"，可是Cu放電經過rpi不是就產生Vpi了嗎 ，然後gm*Vpi也就不為"0"，三叉路口(E點)的電壓值也不為"0"(負值！)，不是這樣嗎? ※ 編輯: creation (219.68.139.144 臺灣), 07/20/2019 17:34:41
→
07/20 17:54, 6年前 , 7F
07/20 17:54, 7F
→
07/20 17:57, 6年前 , 8F
抱歉，不能直接說BE等電位。不過B極接地就不會有ib啊。
07/20 17:57, 8F
"E極"不可以是負值嗎? ※ 編輯: creation (219.68.139.144 臺灣), 07/20/2019 18:38:30 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
推
07/20 18:54, 6年前 , 9F
直流上不可能， B極一定要高於E。交流上B或E都沒有給訊
07/20 18:54, 9F
(1)DC時，若B極為0、E極為負值，VB不是還是 > VE?!
→
07/20 18:54, 6年前 , 10F
號，不會有電流
07/20 18:54, 10F
※ 編輯: creation (219.68.139.144 臺灣), 07/20/2019 19:33:22
→
07/20 20:19, 6年前 , 11F
直流的IB方向一定是B極流到E極，P型流到N型吧。
07/20 20:19, 11F
→
07/20 20:40, 6年前 , 12F
07/20 20:40, 12F
(2)這張圖的ib畫向相反了吧！
→
07/20 20:45, 6年前 , 13F
如果E極是負的，IE會變成由N型流向P型。
07/20 20:45, 13F
※ 編輯: creation (219.68.139.144 臺灣), 07/21/2019 03:17:26 (3)您的IE是指DC狀況吧！可是不是只要電位"差"是正的即可(由P型流向N型)?! ※ 編輯: creation (219.68.139.144 臺灣), 07/21/2019 04:41:55 (4)關於(二，1) 我們想了解 Ci 看進去的Req，即是想了解 Ci放電路徑！ 雖然B、E ground，可是Cu會放電丫?! 所以=>為什麼 Cu電流，不會流經rpi ?! ※ 編輯: creation (219.68.139.144 臺灣), 07/21/2019 04:57:22 然後，(5)關於part二.2 我還是搞不太懂， (i)首先，如前述，這裡的rpi/re至少已經很清楚的知道有Cpi的放電流過了！ 那麼 gm*Vpi 不就work了，為什麼仍不計入?！ (ii)好，我現在先不管(i)了！ "可為什麼同樣是並聯"，在T-model裡 Req = (re || 0.1K)，pi-model 裡卻不是直接Req = (rpi || 0.1K) ！！ 在此先謝過了 ^ ^ ※ 編輯: creation (219.68.139.144 臺灣), 07/21/2019 09:09:26
→
07/22 16:27, 6年前 , 14F
(3)簡單說，沒電壓源就沒電流。
07/22 16:27, 14F
→
07/22 16:31, 6年前 , 15F
(4)我在二.1畫的就是從Cu看進去的等效電路沒問題吧?你
07/22 16:31, 15F
→
07/22 16:33, 6年前 , 16F
可以看到他沒留過cpi啊。(5)我在想想
07/22 16:33, 16F
拍ㄙㄟ..您的第三個"鏈結"是想告訴我什麼！ ※ 編輯: creation (219.68.139.144 臺灣), 07/22/2019 17:07:58
→
07/23 13:52, 6年前 , 17F
只是要說直流上電流不會這樣流而已
07/23 13:52, 17F
→
07/24 17:32, 6年前 , 18F
07/24 17:32, 18F
→
07/24 17:32, 6年前 , 19F
f
07/24 17:32, 19F
→
07/24 17:32, 6年前 , 20F
07/24 17:32, 20F
→
07/24 17:48, 6年前 , 21F
我找到這篇文章，在單獨看cpi的時候把vs和gm*vpi都關
07/24 17:48, 21F
→
07/24 17:48, 6年前 , 22F
掉，然後把rpi等效到E極，再把E極的電阻都並起來就是cp
07/24 17:48, 22F
→
07/24 17:48, 6年前 , 23F
i看到的電阻了。
07/24 17:48, 23F
我沒看你這2個pdf.的東西，因為我的英文太爛了！ 不過我想通了，https://i.imgur.com/7pJQQcl.jpg
re = rpi/(1+B) = rpi & gm*Vpi 並聯結果！謝謝！ ※ 編輯: creation (219.68.139.144 臺灣), 07/25/2019 05:20:24
→
07/25 12:13, 6年前 , 24F
為什麼是rpi並gm*vpi?gm*vpi是電流源，而且在你用開路
07/25 12:13, 24F
→
07/25 12:13, 6年前 , 25F
時間常數單獨從cpi看進去的時候gm*vpi已經關掉當作斷
07/25 12:13, 25F
→
07/25 12:13, 6年前 , 26F
路了。
07/25 12:13, 26F
就你這張圖，Cpi不是放電會經過 rpi，那gm*Vpi怎麼會為"0"?! then因為這個分支電流定為 B*ib，與rpi並聯的總電阻 = rpi/(1+B) ！！ ※ 編輯: creation (219.68.139.144 臺灣), 07/25/2019 14:02:34
→
07/25 15:57, 6年前 , 27F
07/25 15:57, 27F
→
07/25 16:05, 6年前 , 28F
我有說錯的地方，用開路常數法不會把相依電源也關掉。
07/25 16:05, 28F
→
07/25 16:05, 6年前 , 29F
不過你可以看一下這個證明，從E極看進去的阻抗是cpi的
07/25 16:05, 29F
→
07/25 16:05, 6年前 , 30F
阻抗//re，再從cpi看到的電阻的得到RTHcpi=re//RE，我
07/25 16:05, 30F
→
07/25 16:05, 6年前 , 31F
還在想怎麼解釋gm*vpi是0這個問題，不過我沒辦法理解re
07/25 16:05, 31F
→
07/25 16:05, 6年前 , 32F
=rpi//gm*vpi這個結論，首先gm*vpi是電流源，怎麼跟rpi
07/25 16:05, 32F
→
07/25 16:05, 6年前 , 33F
並，再來re跟rpi是可以互換的，怎麼會一起出現。
07/25 16:05, 33F
我記得之前你也說過"B*ib是固定的，它的後面接多少電阻都沒用"，這邊就是這樣丫！ B*ib 這個分支的等效電阻就是 "rpi/B"！ 那張圖字太小了！ ※ 編輯: creation (219.68.139.144 臺灣), 07/26/2019 06:09:40 ※ 編輯: creation (219.68.139.144 臺灣), 07/26/2019 06:48:06
→
07/26 12:38, 6年前 , 34F
07/26 12:38, 34F
→
07/26 12:38, 6年前 , 35F
.pdf
07/26 12:38, 35F
→
07/26 12:42, 6年前 , 36F
在這裡的第35頁，可以再說明一下B*ib的等效電阻是re的
07/26 12:42, 36F
→
07/26 12:42, 6年前 , 37F
思路是怎麼來的嗎?
07/26 12:42, 37F
我還是直接用你那張圖來講解！ 是不是 V(rpi)=V(B*ib那個分支)=V(0.1K)=Ve?! then Ve/ib =rpi, so.. Req=rpi/B+1； . . . ※ 編輯: creation (219.68.139.144 臺灣), 07/26/2019 13:09:23
→
07/26 16:12, 6年前 , 38F
Ve不是電流源兩邊的電壓，說電阻無效的時候是只在乎那
07/26 16:12, 38F
→
07/26 16:12, 6年前 , 39F
條路流過多少電流的時候，不代表B*ib兩端的電壓是Ve。
07/26 16:12, 39F
→
07/26 16:12, 6年前 , 40F
07/26 16:12, 40F
→
07/26 16:36, 6年前 , 41F
我重畫了一張，標示的比較清楚。先當作電路圖分成電晶
07/26 16:36, 41F
→
07/26 16:36, 6年前 , 42F
體外部跟電晶體內部。
07/26 16:36, 42F
→
07/26 16:36, 6年前 , 43F
從Cπ看進去的時候Cμ開路，vs短路，此時電晶體外部的v
07/26 16:36, 43F
→
07/26 16:36, 6年前 , 44F
be=vπ=0，因此gm*vpi=0開路。
07/26 16:36, 44F
^^^^^^^^^^^^ why?!
→
07/26 16:36, 6年前 , 45F
我還在想把Cπ換成測試電壓源導致產生vpi是不是正確的
07/26 16:36, 45F
→
07/26 16:36, 6年前 , 46F
。可以幫忙想想看
07/26 16:36, 46F
可不可以請你把圖片擺正，有點"難"看口也！！ ※ 編輯: creation (219.68.139.144 臺灣), 07/26/2019 17:06:02 ※ 編輯: creation (219.68.139.144 臺灣), 07/26/2019 17:15:00
→
07/26 21:42, 6年前 , 47F
07/26 21:42, 47F
→
07/26 21:59, 6年前 , 48F
我想了一個比較直覺的看法，首先左邊，你應該可以認同g
07/26 21:59, 48F
→
07/26 21:59, 6年前 , 49F
m*vπ不是Vx流出來的吧？所以Vx看到的電阻跟相依電流
07/26 21:59, 49F
→
07/26 21:59, 6年前 , 50F
源沒有關係。再來右邊，應該很直覺Cπ看進的電阻就是0.
07/26 21:59, 50F
→
07/26 21:59, 6年前 , 51F
1k//re吧。至於為什麼不是0.1k//rπ，因為是從E往B看，
07/26 21:59, 51F
→
07/26 21:59, 6年前 , 52F
所以要把rπ等效成re。至於我上一個說法說gm*vπ=0到
07/26 21:59, 52F
→
07/26 21:59, 6年前 , 53F
底哪裡有問題我還在想。我覺得畫成t-model或宏觀模型會
07/26 21:59, 53F
→
07/26 21:59, 6年前 , 54F
更直觀，有需要討論的地方可以在提出來。
07/26 21:59, 54F
從你這張圖片還是可以很清楚的看到，Req= 那3個分支的並聯！ 只是擺放位置不一樣而已！ 我不懂你所謂直覺的看法是什麼！ 歐姆定律、KCL、KVL等所有的基本定律，走到哪，都得被滿足才行丫！ ※ 編輯: creation (219.68.139.144 臺灣), 07/28/2019 00:21:30
→
08/02 02:39, 6年前 , 55F
08/02 02:39, 55F
→
08/02 03:04, 6年前 , 56F
抱歉，前幾天沒什麼時間。
08/02 03:04, 56F
→
08/02 03:04, 6年前 , 57F
第1個圖，你應該還記得從B極看進去的阻抗其實跟上面C
08/02 03:04, 57F
→
08/02 03:04, 6年前 , 58F
極沒什麼關係吧，所以我就不畫了。只需要電流比例就可
08/02 03:04, 58F
→
08/02 03:05, 6年前 , 59F
以求出輸入阻抗了。但其實原則上E極還是流過ie，只是
08/02 03:05, 59F
→
08/02 03:05, 6年前 , 60F
心裡把1+beta丟到Re身上然後當作整條下半身是流過ib而
08/02 03:05, 60F
→
08/02 03:05, 6年前 , 61F
已。
08/02 03:05, 61F
→
08/02 03:05, 6年前 , 62F
第2張圖從E極看進去也是一樣的，只是流過ie就把他看成r
08/02 03:05, 62F
→
08/02 03:05, 6年前 , 63F
e會比較簡單。
08/02 03:05, 63F
→
08/02 03:05, 6年前 , 64F
第3張圖，如果你想看成rπ，也沒關係，不過看成rπ就是
08/02 03:05, 64F
→
08/02 03:05, 6年前 , 65F
覺得流過ib，也可以當成ie流過rπ/1+beta。
08/02 03:05, 65F
→
08/02 03:05, 6年前 , 66F
其實畫成小訊號圖對我來說啦，會忘記看電阻的時候電流
08/02 03:05, 66F
→
08/02 03:05, 6年前 , 67F
源無所謂這件事情，至於那個Cπ看進去的位置其實跟圖2
08/02 03:05, 67F
→
08/02 03:05, 6年前 , 68F
和3的v的位置一樣應該沒有問題吧。
08/02 03:05, 68F
我想我懂你的意思！ 我正好跟你相反，我已經習慣看小訊號圖了！ 不過先前就想把你這種簡畫法學起來，但是每次碰到有ro時又放棄！ 謝謝你這裡的present！ ※ 編輯: creation (219.68.139.144 臺灣), 08/02/2019 07:57:01
‣ 更多 creation 的文章
文章代碼(AID): #1TCcRq5o (Electronics)