Re: [問題] 使用chopper 技巧的 opamp
※ 引述《mock5959 (DDL)》之銘言:
: 各位大大好
: 小弟最近設計一個unit gain buffer,
: 輸入Vin為dc 0.4v,
: 輸出Vout預期也是0.4v
: 為了降低offset,採用如圖的chopper架構。
: 目前遇到的問題是右側圖三模擬兩次蒙地卡羅的Vout準位都不是在0.4v,
: 這樣就算過了LPF也一樣不會變成無offset的乾淨dc 0.4v,
: 理論上應該要是圖二的結果,準位都是0.4,僅有上下振幅因為offset大小而不同。
: 若只讓op1 的元件帶入mismatch模型,op2沒有帶入,則Vout就可以是圖二準位正確的
結
: 果。
: 但若op2的mismatch也帶入,Vout就會變成圖三準位錯誤的結果。
: 把chopper頻率降低到op1的開迴路頻寬的1/1000 還是一樣錯誤。
: 請問這是什麼原因呢?
: 手機排版有點糟,抱歉了
: https://i.imgur.com/8UUt70U.jpg

各位大大好
我已經試過s大與k大 的想法,
把第二個chopper改在drain端切換,
也終於得到正確的準位輸出。
只是若將chopper頻率故意調高,
例如20MHz,
故意使op跟不上
會得到這樣的輸出
https://i.imgur.com/RzQHqwa.jpg

想問為什麼輸出會是變高,
而不是因為高頻所以等效增益變小而使輸出變低?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.137.50.95
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1554209543.A.22C.html
推
04/03 16:12,
6年前
, 1F
04/03 16:12, 1F
→
04/03 16:12,
6年前
, 2F
04/03 16:12, 2F
→
04/03 16:12,
6年前
, 3F
04/03 16:12, 3F
推
04/03 16:24,
6年前
, 4F
04/03 16:24, 4F
→
04/03 16:24,
6年前
, 5F
04/03 16:24, 5F
→
04/03 16:24,
6年前
, 6F
04/03 16:24, 6F
推
04/03 18:56,
6年前
, 7F
04/03 18:56, 7F
→
04/03 18:56,
6年前
, 8F
04/03 18:56, 8F
→
04/03 18:57,
6年前
, 9F
04/03 18:57, 9F
→
04/03 18:57,
6年前
, 10F
04/03 18:57, 10F
→
04/04 01:05,
6年前
, 11F
04/04 01:05, 11F
討論串 (同標題文章)
本文引述了以下文章的的內容:
完整討論串 (本文為第 2 之 2 篇):