[請益] Design Compiler如何合成memory

看板Electronics作者 (鍵盤反拍王)時間5年前 (2019/03/19 01:48), 編輯推噓2(2推 0噓 19→)
留言21則, 6人參與, 5年前最新討論串1/1
板上各位神人大家好 手機排版請見諒 小弟是DC菜鳥 最近研究需要用DC合成電路觀察電路的功耗 有一個部分需要用到查表所以必須要用到Memory 在功能驗證的時候一切都很順利 但是用DC合成電路的時候發現 DC似乎只會把查表的部分合成成一堆的正反器或暫存器 好在所用的製程檔裡面有sram lib和db的檔案（但.db檔案好小 只有幾百k) 我把sram的db檔放在link_library 但是合成出來還是一堆的正反器 經過幾天的google和爬文做了一些嘗試例如 把target_library也放sram的.db檔 但這樣DC會閃退 或者是不放記憶體或查表的.v檔 但是全部都沒辦法合成出memory 請求各位神人能幫個忙 謝謝QQ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.200.50.18 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1552931324.A.AC9.html
→
03/19 03:06, 5年前 , 1F
電路的memory是用memory compiler來的 還是自己寫的二
03/19 03:06, 1F
→
03/19 03:06, 5年前 , 2F
維暫存器？
03/19 03:06, 2F
→
03/19 03:12, 5年前 , 3F
你的.v 檔所使用的memory
03/19 03:12, 3F
→
03/19 03:34, 5年前 , 4F
感謝回答 有跑過自己寫的也有製程檔裡面附的(看起來像是m
03/19 03:34, 4F
→
03/19 03:34, 5年前 , 5F
emory compiler產生的)
03/19 03:34, 5F
→
03/19 03:37, 5年前 , 6F
單獨合成製程檔的.v檔功耗還蠻大的 比直接讓dc亂合成我
03/19 03:37, 6F
→
03/19 03:37, 5年前 , 7F
原本寫的還大
03/19 03:37, 7F
→
03/19 08:15, 5年前 , 8F
macro合成只需要db就夠了，v是拿來給你模擬用的behavi
03/19 08:15, 8F
→
03/19 08:15, 5年前 , 9F
or model。把v從file list移除，否則他只會一直把beha
03/19 08:15, 9F
→
03/19 08:15, 5年前 , 10F
vior model當一般電路去合成
03/19 08:15, 10F
→
03/19 08:51, 5年前 , 11F
感謝回答 請問拿到.v檔後需要做什麼動作嗎
03/19 08:51, 11F
→
03/19 08:51, 5年前 , 12F
拿掉.v檔後
03/19 08:51, 12F
→
03/19 08:52, 5年前 , 13F
power report的時候 memory那一欄始終都是0
03/19 08:52, 13F
→
03/19 11:11, 5年前 , 14F
合成時候把memory用寫空的module去合 讓DC去接port
03/19 11:11, 14F
推
03/19 12:27, 5年前 , 15F
Memory 的power寫在db內
03/19 12:27, 15F
推
03/20 00:14, 5年前 , 16F
拿掉.v檔後，把design讀取進去下link指令，看macro
03/20 00:14, 16F
→
03/20 00:14, 5年前 , 17F
有沒有正確被讀進DC
03/20 00:14, 17F
→
03/20 00:15, 5年前 , 18F
不用特別寫空module，只要module name與library name
03/20 00:15, 18F
→
03/20 00:15, 5年前 , 19F
相同就對得起來了
03/20 00:15, 19F
→
03/20 03:23, 5年前 , 20F
感謝各位大大的解答 小弟大概知道怎麼用了
03/20 03:23, 20F
→
03/21 10:17, 5年前 , 21F
就是做個macro放進去
03/21 10:17, 21F
‣ 更多 taufuck 的文章
文章代碼(AID): #1SZzdyh9 (Electronics)