[問題] FPGA. power量測

看板Electronics作者 (草爺)時間6年前 (2019/03/14 16:54), 編輯推噓3(309)
留言12則, 4人參與, 6年前最新討論串1/1
請問有人有使用過示波器量測altera or xilinx開發版 晶片正在運算時的 power改變情 行嗎? 想知道操作方式 感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 180.204.160.12 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1552553663.A.E7B.html

03/14 20:23, 6年前 , 1F
我記得zedboard有設計pin腳可以來量power
03/14 20:23, 1F

03/18 16:12, 6年前 , 2F
同求,非Zedboard根本沒有那顆ADC可以看QQ
03/18 16:12, 2F

03/19 13:04, 6年前 , 3F
zedbaord可以看的意思嗎?
03/19 13:04, 3F

03/19 13:04, 6年前 , 4F
請問該怎麼操作!!
03/19 13:04, 4F

03/20 23:38, 6年前 , 5F
這篇有提到 https://reurl.cc/GjyDG
03/20 23:38, 5F

03/20 23:39, 6年前 , 6F
基本上是掛個電阻再量到電阻的電壓以求得電流
03/20 23:39, 6F

03/20 23:40, 6年前 , 7F
藉由得到的電流再去算整體功率
03/20 23:40, 7F

03/20 23:41, 6年前 , 8F
然後電阻不能太大怕FPGA會被影響到
03/20 23:41, 8F

03/20 23:43, 6年前 , 9F
剛好研究所時候我有研究到這塊但不久後我被換題目了
03/20 23:43, 9F

03/20 23:44, 6年前 , 10F
就沒實際跑過但有跑SPICE模擬過
03/20 23:44, 10F

03/21 10:18, 6年前 , 11F
要純算核心不容易 直接從power supply量也行
03/21 10:18, 11F

03/21 10:19, 6年前 , 12F
核心就不是這樣抓 logic IO要分開
03/21 10:19, 12F
文章代碼(AID): #1SYXQ_vx (Electronics)