[問題] xilinx vivado的verilog I/O 問題

看板Electronics作者時間7年前 (2018/12/14 04:15), 7年前編輯推噓1(1推 0噓 4→)
留言5則, 2人參與, 7年前最新討論串1/1
大家好， 我在xilinx vivado上寫verilog，用的板子是BASYS 3 我的input是10000筆大資料，輸出則是10000筆0到9的數字 能不能用電腦把這10000筆input 輸入至板子，再讓結果傳回電腦 而不要用到板子裡的暫存器存這些input和output（也存不下QQ） 或者有人能告訴我，這件事有什麼專有名詞嗎，想搜尋都不知道要下什麼關鍵字 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 131.212.250.227 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1544732116.A.3C9.html ※ 編輯: chinsun (131.212.250.227), 12/14/2018 04:19:16
→
12/14 11:26, 7年前 , 1F
JTAG
12/14 11:26, 1F
→
12/14 11:27, 7年前 , 2F
memory editor 如果你會用的話
12/14 11:27, 2F
→
12/14 15:33, 7年前 , 3F
https://goo.gl/EZbPdR PYNQ 會更簡單喔
12/14 15:33, 3F
推
12/15 01:58, 7年前 , 4F
這個還是要走ZYNQ比較好 PYNQ實在太大了
12/15 01:58, 4F
→
12/15 01:59, 7年前 , 5F
BASYS 3的話就玩 MEMORY 相關的
12/15 01:59, 5F
‣ 更多 chinsun 的文章
文章代碼(AID): #1S4htKF9 (Electronics)