[問題] verilog移動module的hierarchy
請問一下如果想要將verilog裡的某個module往上移一層hierarchy的話…
除了人工的方式外,有其他工具可以處理或是輔助的嗎?
感謝指教!
--
Sent by PTTNOW from my
HTC_U-3u
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.75.20.179
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1543286300.A.EFA.html
→
12/01 00:18,
5年前
, 1F
12/01 00:18, 1F
→
12/01 00:18,
5年前
, 2F
12/01 00:18, 2F
→
12/01 00:19,
5年前
, 3F
12/01 00:19, 3F