always block .v消失

看板Electronics作者時間7年前 (2018/11/20 22:42), 7年前編輯推噓2(207)
留言9則, 3人參與, 最新討論串1/1
想請問有人的coding style 是一個always block 寫一個 output訊號嗎 這種寫法coding的時候我自己是覺得不太好去cover 有些狀態 兩個output都動作 但卻分開寫 是可以但是感覺難掌握 若有自己宣告的reg 又會怎麼去寫 最近在修自己的coding style 想請問有這樣設計的人 在寫的時候 都是怎麼去撰寫 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.216.211.167 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1542724948.A.E66.html

11/20 22:44, , 1F
code會變很長,為了好讀還是會寫一起
11/20 22:44, 1F

11/21 08:50, , 2F
不是這樣的 想了解請讀microsemi的如何寫HDL
11/21 08:50, 2F

11/21 08:51, , 3F
其實intel (altera) Xilinx也都有這種UG 應該讀讀的
11/21 08:51, 3F

11/21 08:52, , 4F
會教你一些convention 蠻重要的
11/21 08:52, 4F

11/21 08:52, , 5F
很久以前我看過synopsys 也有 synplify也出過
11/21 08:52, 5F

11/21 10:17, , 6F
他們的範例code哪裡找?
11/21 10:17, 6F

11/21 10:17, , 7F
想看那種大project的coding
11/21 10:17, 7F

11/22 10:, , 8F
m大?
11/22 10:, 8F
44

11/23 00:08, , 9F
有人也這樣寫嗎?
11/23 00:08, 9F
※ 編輯: eamansf96xs (49.216.211.167), 11/23/2018 23:39:36
文章代碼(AID): #1Rz1rKvc (Electronics)