關於IC Layout寄生電容的問題
小的剛學IC layout沒多久
想請問在DRC LVS 驗證都過情況下
做pex C+CC 抽取後發現電路產生了許多寄生電容
也因此對電路的性能造成很大影響 (尤其是功率的部分)
想問問各位佈局高手,在做佈局時需要注意甚麼
或是有一些技巧能不要讓寄生電容產生?
再請問,兩層金屬板之間容易產生寄生電容,那在這情況下
是否同一層金屬就不適合都畫在同方向?
小的新手,請高手指點 !! 謝謝 !
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 120.105.92.145
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1533651698.A.248.html
→
08/08 15:02,
5年前
, 1F
08/08 15:02, 1F
垂直走線是指佈局的時候 還是?
※ 編輯: ray0514 (117.19.36.55), 08/08/2018 15:16:35
推
08/08 22:41,
5年前
, 2F
08/08 22:41, 2F
我在佈局的時候習慣將同層金屬都畫在同一個縱相或是橫向而且很密集這樣會造成寄生電容嗎?還是走線太長影響會比較大
→
08/08 22:43,
5年前
, 3F
08/08 22:43, 3F
大大您好 看的到程式中哪點的寄生電容比較大,但是我看不懂他的數字編號是指哪點
→
08/08 22:44,
5年前
, 4F
08/08 22:44, 4F
※ 編輯: ray0514 (117.19.36.55), 08/09/2018 10:05:19
※ 編輯: ray0514 (117.19.36.55), 08/09/2018 10:07:27
→
08/09 10:10,
5年前
, 5F
08/09 10:10, 5F
→
08/09 10:26,
5年前
, 6F
08/09 10:26, 6F
謝謝!我再試試看
→
08/09 11:23,
5年前
, 7F
08/09 11:23, 7F
→
08/09 12:51,
5年前
, 8F
08/09 12:51, 8F
※ 編輯: ray0514 (117.19.36.55), 08/09/2018 12:54:09
推
08/09 17:13,
5年前
, 9F
08/09 17:13, 9F
→
08/09 17:13,
5年前
, 10F
08/09 17:13, 10F
→
08/09 17:15,
5年前
, 11F
08/09 17:15, 11F
→
08/09 17:15,
5年前
, 12F
08/09 17:15, 12F
→
08/09 19:02,
5年前
, 13F
08/09 19:02, 13F
→
08/09 19:02,
5年前
, 14F
08/09 19:02, 14F
→
08/09 19:02,
5年前
, 15F
08/09 19:02, 15F