[問題]sdram_control_4port使用問題
各位大大好，不知道有沒有大大有使用過Altera DE2-70
因為碩論是使用這塊FPGA板子做影像處理，但在使用sdram_control_4port
這個電路模組時發現我的FIFO Write Side 2寫入的記憶體的圖像都只寫在第一個
區域的記憶體範圍(原本分三個)，因為我在FIFO Read Side 2的第二張圖片位子
做output到monitor卻發現都抓不到圖片，只有在第一張的區域有抓到圖片，
請問各位大大這是甚麼原因造成的，在網路上看很多資料了，但其他人好像也沒有
這樣的問題，以下是我的verilog code
Sdram_Control_4Port u8 ( // HOST Side
.REF_CLK(iCLK_50),
.RESET_N(1'b1),
.CLK(sdram_ctrl_clk),
// FIFO Write Side 1
.WR1_DATA({sCCD_G[6:2], sCCD_R[11:2]}),
.WR1(sCCD_DVAL),
.WR1_ADDR(0),
.WR1_MAX_ADDR(800*480),
.WR1_LENGTH(9'h100),
.WR1_LOAD(!DLY_RST_0),
.WR1_CLK(CCD_PIXCLK),
// FIFO Write Side 2
.WR2_DATA(ImgStore1),
.WR2(ImgStore1_pass),
.WR2_ADDR(22'h200000), //起始位置
.WR2_MAX_ADDR(22'h200000+800*480*3),//結束位置*3為3張
.WR2_LENGTH(9'h100),
.WR2_LOAD(!DLY_RST_0),
.WR2_CLK(~ltm_nclk),
// FIFO Read Side 1
.RD1_DATA(Read_DATA2),
.RD1(wDAL_HSV),
.RD1_ADDR(0),
.RD1_MAX_ADDR(800*480),
.RD1_LENGTH(9'h100),
.RD1_LOAD(!DLY_RST_0),
.RD1_CLK(~ltm_nclk),
// FIFO Read Side 2
.RD2_DATA(CMOS_READDATA_2),
.RD2(Read),//wDAL_HSV
.RD2_ADDR(22'h200000+800*480),//第二章起始位置
.RD2_MAX_ADDR(22'h200000+800*480*2),//結束位置
.RD2_LENGTH(9'h100),
.RD2_LOAD(!DLY_RST_0),
.RD2_CLK(~ltm_nclk),
// SDRAM Side
.SA(oDRAM1_A[11:0]),
.BA(oDRAM1_BA),
.CS_N(oDRAM1_CS_N),
.CKE(oDRAM1_CKE),
.RAS_N(oDRAM1_RAS_N),
.CAS_N(oDRAM1_CAS_N),
.WE_N(oDRAM1_WE_N),
.DQ(DRAM_DQ[31:16]),
.DQM({oDRAM1_UDQM1,oDRAM1_LDQM0})
);
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.116.234.231
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1526028095.A.152.html