[問題] propagation delay 是負的?

看板Electronics作者 (paulma)時間7年前 (2018/04/03 11:28), 編輯推噓5(509)
留言14則, 6人參與, 7年前最新討論串1/1
大家好,最近看到SAGE-X Standard Cell Library 裡面關於delay寫了一段 “The SAGE-X Standard Cell Library may contain negative propagation delays. Al though most third-party verification tools can handle negative propagation del ays, some tools will turn negative delays into a zero value.” 想請問為什麼delay會有負數呢?不應該都是正值嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 110.26.137.246 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1522726084.A.635.html

04/03 12:35, 7年前 , 1F
假如 propagation delay 定義是 input/output 50% level
04/03 12:35, 1F

04/03 12:35, 7年前 , 2F
之間的 delay 的話,那舉例來說可以設計一個電路在 input
04/03 12:35, 2F

04/03 12:35, 7年前 , 3F
上升到 30% 時 output 就上升到 50%,這樣 delay 就是負
04/03 12:35, 3F

04/03 12:35, 7年前 , 4F
04/03 12:35, 4F

04/03 13:23, 7年前 , 5F
獨裁者落難記賽跑那段,他槍再打晚一點,也會跑出負秒
04/03 13:23, 5F

04/03 13:28, 7年前 , 6F
起跑=>衝終點=>開起跑槍,-tpd達成
04/03 13:28, 6F

04/03 16:08, 7年前 , 7F
那如果要計算這個電路整個的delay要把負號也算進去
04/03 16:08, 7F

04/03 16:08, 7年前 , 8F
04/03 16:08, 8F

04/03 22:25, 7年前 , 9F
就早洩了一點....
04/03 22:25, 9F

04/03 22:28, 7年前 , 10F
不過不礙事就是了 只是他兩邊drive設計非平衡就是了
04/03 22:28, 10F

04/04 21:14, 7年前 , 11F
SNUG看一下吧 百年FAQ 面試也會考
04/04 21:14, 11F

04/06 07:31, 7年前 , 12F
SNUG 是?
04/06 07:31, 12F

04/06 07:59, 7年前 , 13F
Synopsys user group 吧?
04/06 07:59, 13F

04/11 01:54, 7年前 , 14F
把negatuve propagation delay餵狗就有答案了
04/11 01:54, 14F
文章代碼(AID): #1QmlJ4Or (Electronics)