[問題] 相同程式不同晶片

看板Electronics作者 (草爺)時間8年前 (2017/09/26 15:00), 8年前編輯推噓6(6推 0噓 44→)
留言50則, 4人參與, 最新討論串1/1
想請問一個基本問題 在相同verilog程式下 燒錄至不同晶片 晶片各使用率會有差嗎？ 面積 register ram 跟 最高使用頻率等等 因為看paper最後結論它都和不同chip比較 這樣意義在哪 不好意思可能我沒說清楚 像是xilinx vertix 5. 去比xilinx virtex2 or spartan3系 列 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 117.19.33.47 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1506409254.A.5A6.html ※ 編輯: eamansf96xs (117.19.33.47), 09/26/2017 15:01:42
→
09/26 17:01, , 1F
FPGA? 無意義 每個chip的架構 DSP block的數量 走線不盡相
09/26 17:01, 1F
→
09/26 17:02, , 2F
同 各個軟體的優化程度也不一樣
09/26 17:02, 2F
推
09/26 17:04, , 3F
比了比較好看吧
09/26 17:04, 3F
→
09/26 17:04, , 4F
顯得自己論文很強
09/26 17:04, 4F
→
09/26 17:25, , 5F
對 在fpga上
09/26 17:25, 5F
→
09/26 17:25, , 6F
感謝回覆
09/26 17:25, 6F
推
09/26 21:29, , 7F
......我看不懂你們在說什麼 要看跟什麼chip比
09/26 21:29, 7F
→
09/26 21:30, , 8F
FPGA比fpga 看一堆硬道理跟resource也可以
09/26 21:30, 8F
→
09/26 21:30, , 9F
一樓....那裡沒有意義了 比frequecny throughput
09/26 21:30, 9F
→
09/26 21:30, , 10F
還可以比cost....
09/26 21:30, 10F
→
09/26 21:31, , 11F
不比文章一定不會上 給二樓 你沒比誰知道你在做什
09/26 21:31, 11F
→
09/26 21:32, , 12F
麼 說得很厲害 拆開結果都是抄vendor公版不笑死
09/26 21:32, 12F
→
09/26 21:34, , 13F
當然寫文章跟很多不同 chip比是不得已 誰有空重做別
09/26 21:34, 13F
→
09/26 21:34, , 14F
人不知道做不做得出來的東西 還沒放源程式碼出來和
09/26 21:34, 14F
→
09/26 21:34, , 15F
優化方式 只能去用他的數據來比 才會造成這樣
09/26 21:34, 15F
→
09/26 21:35, , 16F
但看到某些系列大家心理都有數 像是 ml605之類的
09/26 21:35, 16F
→
09/26 21:37, , 17F
當然還有絕對值的bar可以比 不過那是另一回事了
09/26 21:37, 17F
→
09/26 21:37, , 18F
要看文章等級來決定是不是要拿出這種東西來比
09/26 21:37, 18F
→
09/27 02:07, , 19F
照你的邏輯 直接拿演算法出來比不就好了? 比那個只是比爽
09/27 02:07, 19F
→
09/27 02:07, , 20F
的 就跟比FOM一樣 FOM是看得出來設計要開幾層光罩? 要花多
09/27 02:07, 20F
→
09/27 02:07, , 21F
少錢? 有時候看論文還以為多厲害 結果只是用無法量產的特
09/27 02:07, 21F
→
09/27 02:07, , 22F
殊手法搞笑
09/27 02:07, 22F
推
09/27 03:06, , 23F
@"@~ 照你的邏輯都不用寫文章了 而月還有跳脫這些的
09/27 03:06, 23F
→
09/27 03:06, , 24F
比較法....那裡沒有意義?
09/27 03:06, 24F
→
09/27 07:48, , 25F
不好意思可能我沒說清楚 像是xilinx vertix 5. 去
09/27 07:48, 25F
→
09/27 07:48, , 26F
比xilinx virtex2 or spartan3系列
09/27 07:48, 26F
※ 編輯: eamansf96xs (101.13.117.140), 09/27/2017 07:52:26
→
09/27 07:58, , 27F
所以這樣比的意義就是單純比較誰的優勢好嗎？ 本
09/27 07:58, 27F
→
09/27 07:58, , 28F
身是覺得意義不大 因為初始條件就不一樣了
09/27 07:58, 28F
→
09/27 07:58, , 29F
自己認為比較的意義是告訴讀者你這樣做出來的結果跟
09/27 07:58, 29F
→
09/27 07:58, , 30F
其他做優化的結果 出來誰還是比較好
09/27 07:58, 30F
→
, , 31F
因為優化過不一定所有結果都比原型好 要馬兒好又要馬兒不吃草 一
個部分優化了 但總得付出其他代價 09/27 07:58
→
09/27 07:58, , 32F
不知上面兩位是否這樣認為
09/27 07:58, 32F
※ 編輯: eamansf96xs (101.13.117.140), 09/27/2017 08:06:19
推
09/27 09:58, , 33F
那個是比價錢 我用低一等的東西做出一樣好的效果
09/27 09:58, 33F
→
09/27 09:59, , 34F
因為我優化的過程不一樣 甚至是我HDL在轉的過程就先
09/27 09:59, 34F
→
09/27 09:59, , 35F
加入一些資訊 就會造成效果不一樣 還有比要等多久
09/27 09:59, 35F
推
09/27 10:03, , 36F
有的根本是我優化差也能比 比的就是我能更快速直觀
09/27 10:03, 36F
→
09/27 10:03, , 37F
的出羅輯 那個跟code本身演算法無關 跟優化演算化
09/27 10:03, 37F
→
09/27 10:04, , 38F
還有跟使用者有關 在追求極限的情況下 差很多
09/27 10:04, 38F
→
09/27 10:05, , 39F
你多看幾篇文章 或是自己去發幾篇文章 別人拒了你的
09/27 10:05, 39F
→
09/27 10:05, , 40F
理由你多看就知道為什麼會這樣了
09/27 10:05, 40F
推
09/27 10:09, , 41F
其實上每一類型的fpga都有其上限的某些值
09/27 10:09, 41F
→
09/27 10:09, , 42F
你常做的人就會大概懂一些這種值 自然很容易理解難
09/27 10:09, 42F
→
09/27 10:10, , 43F
處在那裡 有的時候很意外 就算是同一個系列同一種
09/27 10:10, 43F
→
09/27 10:10, , 44F
型號包裝 (就是一模一樣的兩顆) 結果也會不一樣
09/27 10:10, 44F
→
09/27 10:11, , 45F
但從文章中大概可以看出來他採用那些優化方式 可以
09/27 10:11, 45F
→
09/27 10:11, , 46F
知道他用了那些合理的選擇性
09/27 10:11, 46F
→
09/27 10:11, , 47F
當然你可以都不管 用好貨去重做舊東西打別人臉發文
09/27 10:11, 47F
→
09/27 10:12, , 48F
這種也是有的 但這類文章最近都是拒信收到手軟
09/27 10:12, 48F
→
09/27 10:12, , 49F
一句話cost就打回去了
09/27 10:12, 49F
→
09/27 10:13, , 50F
能用s的系列做 用v是在盧哦 有達到效果就好了
09/27 10:13, 50F
‣ 更多 eamansf96xs 的文章
文章代碼(AID): #1PoVicMc (Electronics)