[問題] DesignCompiler中的incre與boundary?

看板Electronics作者 (Marshall)時間8年前 (2017/07/16 00:45), 8年前編輯推噓0(0推 0噓 10→)
留言10則, 2人參與, 最新討論串1/1
各位好: 最近在Design Compiler遇到一個問題 1. 請問Compile指令下的 incremental mapping，是甚麼意思呢? 我筆記是寫: 只做gate最佳化而不做logic最佳化 可以幫我舉個例子嗎? 2. boundary optimization的差異是? 我需要一個delay line，兩顆反向器串接，但會被優化掉成一條線(或buffer) 如何讓這兩顆不會被優化掉? 這是跟boundary optimization有關的嗎? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.172.248.191 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1500137138.A.3D4.html ※ 編輯: hsucheng (1.172.248.191), 07/16/2017 00:48:52
→
07/16 01:25, , 1F
2. 不是 這是進行cross module opt用的 你需要下don't tou
07/16 01:25, 1F
→
07/16 01:25, , 2F
ch
07/16 01:25, 2F
→
07/16 01:42, , 3F
再者 你確定這是你要的? 走線delay也要考慮吧? inv的delay
07/16 01:42, 3F
→
07/16 01:42, , 4F
你可以確保?
07/16 01:42, 4F
瞭解了，我現在做的有點類似邊緣觸發，需要產生兩根腳之間的延遲
→
07/16 02:48, , 5F
1 針對現有的羅輯去做優化(不再更動邏輯)
07/16 02:48, 5F
→
07/16 02:49, , 6F
像是你有個訊號太慢 從一個inv來 它會幫你換一個inv
07/16 02:49, 6F
→
07/16 02:50, , 7F
而不是幫你把這個inv跟其他邏輯閘合併簡化邏輯來得到
07/16 02:50, 7F
→
07/16 02:51, , 8F
加速 2. 就如一樓所說 主要是清理模塊之間不需要
07/16 02:51, 8F
→
07/16 02:52, , 9F
的buffera 你要的功能就是dont touch
07/16 02:52, 9F
→
07/16 02:52, , 10F
跑完用sta再看一眼就好
07/16 02:52, 10F
我針對那個delayline下了dont touch，的確所有gate都有保留了 再測試一下timing符不符合，感謝!! ※ 編輯: hsucheng (1.172.248.191), 07/16/2017 10:07:02
‣ 更多 hsucheng 的文章
文章代碼(AID): #1PQaQoFK (Electronics)