[問題] Calibre LVS 找不出問題

看板Electronics作者 (口口口tall)時間9年前 (2017/01/10 17:46), 9年前編輯推噓3(303)
留言6則, 5人參與, 最新討論串1/1
這陣子在用EDA上的T18製程畫layout 然後在跑LVS時沒有笑臉 我看他的錯誤報告似乎原因是抓不到元件 看過接線也確實都有接到 跟schematic比對時元件也確實有比對到 可是LVS就是抓不到 想請問大家有什麼解決方法嗎 http://imgur.com/EKxAQQI.jpg
http://imgur.com/3p2xUAs.jpg
http://imgur.com/CuAz8Gd.jpg
-- 記者:這裡有誰是四葉草的粉絲 特哥:我我我! 我是草粉!!! -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.120.108.77 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1484041589.A.C5E.html

01/10 20:51, , 1F
你可以問學長
01/10 20:51, 1F

01/10 21:14, , 2F
Vbias2點偏了
01/10 21:14, 2F
所以確實有抓到元件嗎? ※ 編輯: yis000000 (36.232.137.37), 01/10/2017 23:25:18

01/11 00:14, , 3F
沒抓到元件,要在netlist先宣告C,L的.subckt
01/11 00:14, 3F
可是我netlist檔中確實有宣告所有原件跟接腳的說 ※ 編輯: yis000000 (36.232.137.37), 01/11/2017 00:23:37

01/11 04:59, , 4F
lib沒有讀到吧
01/11 04:59, 4F

01/11 04:59, , 5F
手動加上去也行的
01/11 04:59, 5F

01/12 01:04, , 6F
include sources.added ?
01/12 01:04, 6F
文章代碼(AID): #1OTArrnU (Electronics)