Re: [問題] VCS Nanosim cosimulation
※ 引述《hkrist (豆)》之銘言：
: 之前在版上有問過相關問題
: 在修正一些BUG後，重新跑整個流程確定可以模擬
: 但是現在依然有些新問題產生，想要請教比較熟悉這部分的版友們
: Q1.
: http://i.imgur.com/Mk0UwQG.png
: 如這張圖中所示，淡藍色的波形為我的類比電路輸出
: 而對應最下面則是該類比訊號轉為邏輯值後由數位電路所吃到輸入
: 可以看到類比訊號輸出時應該是一個方波，但是轉為數位電路吃到的邏輯值後
: 卻出現像是step的波形，我觀察結果猜測可能是VCS內將電壓值分為4種準位(0 1 L H)
: 而圖中在0和1之間的那個穩定狀態就是L或H這個情況所導致
: 請問這是不是可以藉由在VCS的設定方面來解決呢?
: (比如說Voh Vol Vih Vil的設定)
不好意思，現在才回覆了自己在七月時PO的文，當時遇到兩個問題，關於加速SRAM模擬的
部分已有結論，但是上面引述的Q1則尚有疑問
如上引述的類比部分產生方波而傳遞到數位部分時看到的波型類似步階(step)
原以為只要設定Vth即可讓中間出現的奇怪穩態消失，但在我這段時間的嘗試下
發現一個推論，首先使用上一篇推文中wait大的方式去設定Vth後，在FF的process
variation下方波可以正確的從類比傳遞到數位，但是在TT和SS則都會出現圖中的step
而三種condition下差異只有在方波的頻率，所以我推測是產生的方波頻率不夠高的話
(週期太長)
才會出現方波從類比傳遞到數位變成step的情形
想請問有沒有板友知道這種情形要怎麼解決呢?
P.S 我使用的tool是synopsys的VCS和NANOSIM的cosimulation version
關於這個tool網路上可以查找到的資訊非常稀少，希望板友們可以盡量提出建議以及
看法，或許是我不曾想到的盲點，謝謝!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.134.38.56
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1473043801.A.134.html
推
09/05 12:26, , 1F
09/05 12:26, 1F
感謝wait大上次及這次的回覆，之前我沒有設定threshold時在ug裡面有看到預設是0.3和0.7
的supply，當初我認為就是中間那段時間處於0.3~0.7才會出現step情形
後來使用您說的設定將low和high分別設為0.5和0.51，但是依然無法解決問題，然後依照
我上面的推測才得出可能是震盪頻率的高低所導致
※ 編輯: hkrist (220.134.38.56), 09/05/2016 22:09:05
※ 編輯: hkrist (220.134.38.56), 09/05/2016 22:09:24
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：